WEKO3
アイテム
ニューロンMOSによる対称関数回路の設計手法
https://ipsj.ixsq.nii.ac.jp/records/27677
https://ipsj.ixsq.nii.ac.jp/records/276776e8345a2-6a46-4232-99ae-082e7611a03b
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM99093012.pdf (744.9 kB)
|
Copyright (c) 1999 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1999-11-26 | |||||||
| タイトル | ||||||||
| タイトル | ニューロンMOSによる対称関数回路の設計手法 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A Design Method for a Circuit with Neuron MOS Transistors Realizing Any Symmetric Function | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| NTTコミュニケーション科学基礎研究所 | ||||||||
| 著者所属 | ||||||||
| NTTコミュニケーション科学基礎研究所 | ||||||||
| 著者所属 | ||||||||
| NTTコミュニケーション科学基礎研究所 | ||||||||
| 著者所属 | ||||||||
| University of Maryland | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NTT Communication Science Laboratories | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NTT Communication Science Laboratories | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NTT Communication Science Laboratories | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| University of Maryland | ||||||||
| 著者名 |
青山, 一生
× 青山, 一生
|
|||||||
| 著者名(英) |
Kazuo, Aoyama
× Kazuo, Aoyama
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | ニューロンMOSトランジスタにより構成された回路（νMOS回路）、特に2段論理フィードフォワードにより任意の対称関数を実現する回路の体系的設計手法を提案する。νMOS回路の設計とは、入力ゲート容量値とフローティングゲート閾値電位の2つの変数を決定することである。本手法は、2つの変数の関係を定式化したことに特徴があり、任意の対称関数を生成する変数の存在を保証している。また、基準入力ゲート容量値とフローティングゲート閾値電位を定めれば、変数は一意に決まる。この特徴は、任意の対称関数を容易に生成することを可能にするため、νMOS回路の再構成可能デバイスの可変論理部への適用が期待できる。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | A design method for a circuit with neuron MOS transistors (νMOS circuit), especially a 2-level feed-forward circuit, that is capable of realizing any symmetric function is presented in this paper. We think designing νMOS circuits means to give proper values to input gate capacitances and a floating gate threshold voltage. A feature of this method is that the above two variables are related by a formula. This method certifies that solutions for variables can be obtained for any k-input variable symmetric function circuit and gives unique solution when a standard input gate capacitance and a floating gate threshold voltage are fixed. These characteristcs are effective to realize any symmetric function νMOS circuit without dfficulty. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 1999, 号 101(1999-SLDM-093), p. 87-94, 発行日 1999-11-26 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
