ディレイ故障を検出するBIST用テストパターン発生回路

• Item type: SIG Technical Reports(1)
• 公開日: 2000-02-09
• タイトル: ディレイ故障を検出するBIST用テストパターン発生回路
• タイトル / 言語: en
• タイトル: BIST Pattern Generator for Detection of Delay Faults
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京都立大学大学院工学研究科
• 著者所属: 東京都立大学大学院工学研究科
• 著者所属: 東京都立大学大学院工学研究科
• 著者所属: 九州工業大学情報工学部電子情報工学科
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Tokyo Metropolitan University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Tokyo Metropolitan University
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Tokyo Metropolitan University
• 著者所属(英): en
• 著者所属(英): Kyushu Institute of Technology
• 著者名: 浅川毅; 金本, 直之; 岩崎, 一彦; 梶原, 誠司
• 著者名(英): Takeshi, Asakawa; Naoyuki, Kanamoto; Kazuhiko, Iwasaki; Seiji, Kajihara
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 擬似ランダムパターンテストの欠点である長いテスト長，を補う一つの手法として，ディレイ故障に対し短いテスト長で高い故障検出効率を達成するBIST用テストパターン発生回路(TPG)を提案する．提案TPGは1個のLFSR，2個のシフトレジスタ，少量のROM，マルチプレクサによって構成され，ROMにはATPGの部分列を格納する．ATPGベクトルの部分列とLFSRで発生した擬似ランダムベクトルを混在させたテストパターンを発生する．ランダムパターン検出困難故障をATPGベクトルの部分列によって検出するので，短いテスト長で高い故障検出効率を達成できる。動作クロックごとにスキャンインを行う必要がないため，低速テスタを使用した実動作速度テストが可能である．提案手法をISCASベンチマーク回路に適用した場合のテスト長，故障検出効率，ハードウェア量に関して評価し，本手法の有効性を考察する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: We propose a test pattern generator (TPG) for BIST that can effectively detect delay faults and has a short testing time. The proposed TPG consists of a linear feedback shift register (LFSR), two simple shift registers, and a small amount of ROM that stores a subset of test vectors generated by an Automatic Test Pattern Generator (ATPH). The TPG generates test patterns that are the result of mixing the ATPG vectors and pseudo-random vectors generated by the LFSR. It is possible to detect delay faults as effectively as with a full ATPG vector set because random-pattern resistant faults can be detected by applying the subset of ATPG vectors stored in the ROM. Experimental results show that the proposed method can reduce the testing time required to achieve a higher rate of fault detection than an LFSR-based method. An advantage of this method is that testing can be carried out at-speed even by a low speed tester because at-speed scan-in is not required.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2000, 号 17(1999-SLDM-095), p. 39-46, 発行日 2000-02-09
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会