WEKO3
アイテム
スイッチ結合型マルチプロセッサSNAIL－2のデータ転送用ネットワークPBSFの評価
https://ipsj.ixsq.nii.ac.jp/records/27583
https://ipsj.ixsq.nii.ac.jp/records/27583bbd51722-0fc4-4c04-b8f4-3b7e84e3b8e7
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM01101013.pdf (1.4 MB)
|
Copyright (c) 2001 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2001-05-17 | |||||||
| タイトル | ||||||||
| タイトル | スイッチ結合型マルチプロセッサSNAIL－2のデータ転送用ネットワークPBSFの評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Evaluation of a PBSF Multistage Interconnection Network with SNAIL - 2 | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 慶應義塾大学理工学部 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学理工学部 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学理工学部 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学理工学部 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学理工学部 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Information and Computer Science, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Information and Computer Science, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Information and Computer Science, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Information and Computer Science, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Information and Computer Science, Keio University | ||||||||
| 著者名 |
白石, 大介
× 白石, 大介
|
|||||||
| 著者名(英) |
D., Shiraishi
× D., Shiraishi
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 中規模並列計算機のメモリ、プロセッサ間の結合方法としてPBSF（Piled Banyan Switching Fabrics）が提案された。PBSFは高通過率で低レイテンシを実現するために、Omega網を階層的に配置し、多重出力を可能にした結合網であり、VLSIへ実装が行われた。PBSFの実機による評価を行うために、並列計算機SNAIL-2が実装され、現在は4プロセッサ、4メモリモジュールで動作可能である。そこで、SNAIL-2上に並列アプリケーション集であるSPLASH-2を実装し、PBSFの評価を行った。その結果、PBSFネットワークは高いスループットを示し、4プロセッサ構成の場合、1プロセッサと比較して最大で3.5倍という高い台数効果を得ることができた。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | For interconnection in middle scale multiprocessors, PBSF（Piled Banyan Switching Fabrics）was proposed. In order to enhance the bandwidth, it consists of 3-dimentionally connected Omega networks, and first prototype chip was implemented using VDEC process. A multiprocessor system called SNAIL-2 is developed for evaluating the performance of the PBSF network. Now, a prototype with 4 processors and 4 memory modules is available, while the full scale system consists of 16 processors and 16 memory modules. The PBSF network performance fo SNAIL-2 is evaluated with some programs from the benchmark application suit "SPLASH-2", and most programs can be executed 3.5 times faster than those with a single processor. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 2001, 号 42(2001-SLDM-101), p. 85-92, 発行日 2001-05-17 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
