指数関数演算回路における性能／面積間のトレードオフに関する評価

• Item type: SIG Technical Reports(1)
• 公開日: 2002-01-23
• タイトル: 指数関数演算回路における性能／面積間のトレードオフに関する評価
• タイトル / 言語: en
• タイトル: Consideration on Tradeoff for Performance/Area of Exponential Function Circuits
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 九州大学 大学院システム情報科学府 情報工学専攻
• 著者所属: 九州大学 大学院システム情報科学府 情報理学専攻
• 著者所属: 九州大学 大学院システム情報科学研究院 情報理学部門
• 著者所属(英): en
• 著者所属(英): Department of Computer Science and Communication Engineering, Kyushu University
• 著者所属(英): en
• 著者所属(英): Department of Informatics, Kyushu University
• 著者所属(英): en
• 著者所属(英): Department of Informatics, Kyushu University
• 著者名: 波多江, 秀典; 橋本, 浩二; 村上, 和彰
• 著者名(英): Hidenori, Hatae; Koji, Hashimoto; Kazuaki, Murakami
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: トランジスタ集積度の飛躍的な向上に伴い、LSI に搭載される算術演算回路の規模、複雑度が増加している。すなわち、今までソフトウェアで実現してきた指数関数、対数関数、三角関数、等の複雑な算術演算を算術演算回路、すなわち、ハードウェアとして実装できるようになってきた。本稿では、倍精度浮動小数点に関する指数関数を対象に、新しいハードウェア・アルゴリズムを提案し、その性能／面積間のトレードオフを評価する。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Ever increasing density of transistors on LSI's allows us to implement large and complex arithmetic circuits on board, and therefore some complex functions, such as exponential functions, which have been implemented by software are now potentially possible to be implemented by hardware. The paper surverys some existing hardware algorithm to implement exponential function, and then proposes a new hardware algorithm. The paper also tries to evaluate the tradeoff between performance and area of the algorithm.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2002, 号 5(2001-SLDM-104), p. 91-97, 発行日 2002-01-23
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会