

[招待講演]

SystemC を用いたシステムレベル設計手法

河原林 政道† 長谷川 隆‡ 番場 隆成§ 宮下 晴信・峰 正高\*

† NEC エレクトロニクス, 2880 Scott blvd, Santa Clara CA 95050, U.S.A.

‡ 富士通, 〒197-0833 東京都あきる野市測上 50

§ NEC マイクロシステム, 〒212-8514 神奈川県川崎市幸区塚越 3-484

¶ 富士ゼロックス, 〒339-0057 埼玉県岩槻市本町 3-1-1

\* 富士通キャドテック, 〒222-0033 神奈川県横浜市港北区新横浜 2-3-9

E-mail: † kaba@el.nec.com, ‡ thasegaw@jp.fujitsu.com, § t-banba@nmit.nec.co.jp,

¶ Harunobu.Miyashita@fujixerox.co.jp, \* mine@tkk.ts.fujitsu.co.jp

あらまし C++ベースの新しいシステムレベル記述言語である”SystemC”の機能とその設計試行/事例に関して 4 件紹介する。最初に, SystemC 2.0(第 2 版)の特徴に関して簡単に紹介する。2 番目に, SystemC 2.0 を用いてモデリングした JPEG エンコーダのシミュレーション速度等に関して紹介する。3 番目に, 「Perl と Verilog-HDL による簡易 CPU バスシステム記述手法」の簡易 CPU バスモデルを SystemC 2.0 で実装したモデリング例を紹介する。最後に, SystemC を用いてシステム LSI を設計した例に関して紹介する。

キーワード C++, システムレベル設計, SystemC

[Invited Talk]

System Level Design Methodology with SystemC

Masamichi KAWARABAYASHI †, Takashi HASEGAWA ‡,  
Takanari BANBA §, Harunobu MIYASHITA ¶, and Masataka MINE\*

† NEC Electronics, 2880 Scott blvd, M/S SC2401, Santa Clara CA 95050, U.S.A.

‡ Fujitsu, 50, Fuchigami, Akiruno, Tokyo 197-0833, Japan

§ NEC Micro Systems, 3-484, Tsukagoshi, Saiwai-ku, Kawasaki 212-8514, Japan

¶ Fuji Xerox, 3-1-1, Honmachi, Iwatsuki, Saitama 339-0057, Japan

\* Fujitsu Cadtech, 2-3-9, Shinyokohama, Kohoku-ku, Yokohama, 222-0033 JAPAN

E-mail: † kaba@el.nec.com, ‡ thasegaw@jp.fujitsu.com, § t-banba@nmit.nec.co.jp,

¶ Harunobu.Miyashita@fujixerox.co.jp, \* mine@tkk.ts.fujitsu.co.jp

**Abstract** The C++ based and new system level language “SystemC” and its design examples are shown. At first the features of SystemC 2.0 are introduced briefly. Then, the simulation speed of JPEG encoder model in SystemC is shown. The third presenter shows the simple CPU bus model on SystemC 2.0, which was previously developed in “The description technique of the simple CPU bus system with Perl and VerilogHDL”. At last the system LSI design example in SystemC is introduced.

**Key words** C++, System level design, SystemC

## SystemCとは

■ C++クラスライブラリで構成されたモデリング言語

- モジュール, ポート, 信号 (階層表現)
- プロセス (並列動作モデル)
- クロック (時間概念)
- ハードウェア用データ型
  - ◆ bit vectors, 4-valued logic, fixed-point types, integers
- Waiting and watching (プロセスのコントロール)
- ポートとプロトコルのモデル化 (通信の抽象化)

■ シミュレーションカーネルの提供

SYSTEMC


## SystemCの最新動向

富士通株式会社  
電子デバイス事業本部 第2システムLSI事業部  
ソリューションプロセッサ開発部  
長谷川 隆


(Vice-Chairman of the Board of Directors, OSCl)

SYSTEMC

## SystemCとはシステムレベルの設計言語



SYSTEMC




## SystemC 各バージョンのサポート範囲


SystemC 1.1.β  
SystemC 1.2.β  
SystemC 2.0

SYSTEMC

# SystemC 2.0 のリリース状況



# SystemC 2.x 言語アーキテクチャ



# SystemC 2.0: 単一言語で複数の抽象レベルをカバー

- UTF (アンタイムドファンクショナルレベル)
  - 実行可能な仕様
- トランザクションレベル
  - プラットフォーム設計, HW/SW 協調検証
- 端子/信号レベル
  - RTL/動作レベル HW 設計と検証

SYSTEMC

# 段階的詳細化と早期の検証

- 実行可能な仕様をRTLモデルへ一気に持っていくような詳細化する必要はない
- 開発初期に、高速なプラットフォームシミュレーションのための、バスサイクル精度のトランザクションレベルモデル (TLM) を使用
- 協調検証のために異なるシミュレータをつなげる必要はない

SYSTEMC

## 今回のトライアル手順(2)

- SystemC 2.0を用いたモデリング
  - ブロック間通信にChannel機能を利用
    - 通信手段のモデリング機能
    - interface プロトコル宣言
    - channel そのchannelが持っているプロトコルの指定と定義



– ブロック間通信にMaster/Slave機能を利用

© NEC Corporation


NEC

1. SystemC 2.0を用いたモデリング

3

## 今回のトライアル手順(1)

- SystemC 1.2.1Betaを用いたモデリング
  - ブロック間通信にMaster/Slave機能を利用
    - Remote Procedure Call (RPC)
      - あるモジュールから別モジュールの処理の起動
      - Master portに対するread/writeアクセス
    - Slave portに関連付けられた処理が起動
    - 通常のport同様、データの通信が可能



© NEC Corporation

NEC

2. SystemC 1.2.1Betaを用いたモデリング

2

## Master/SlaveとChannel

### Master/Slave

```

SC_MODULE(cByte) {
    sc_inslave<char> iSend;
    sc_outslave<char> iRecv;
    void send(void) {
        ;
    }
    void receive(void) {
        ;
    }
};

SC_CTOR(cByte) {
    SC_SLAVE(send, iSend);
    SC_SLAVE(receive, iRecv);
};

class iSend {
public:
    virtual public sc_interface {
        virtual char receive(void) = 0;
    };
};

class iRecv {
public:
    virtual public sc_interface {
        virtual void send(char) = 0;
    };
};

class cByte : public sc_channel,
              public iSend, public iRecv {
    void send(char val) {
        ;
    };
    char receive(void) {
        ;
    };
};
    
```

### 2つのslaveを持つMODULE

### 2つのinterfaceを持つchannel



© NEC Corporation

NEC

4. SystemC 2.0を用いたモデリング

4

# Master/SlaveとChannel

## Master/Slave

```

SC_MODULE(A) {
    sc_outmaster<char> ch;
    void main(void) {
        ch = i;
    }
};
SC_THREAD(main);
SC_CTOR(A) {
    SC_THREAD(main);
};
SC_MODULE(B) {
    sc_inmaster<char> ch;
    void main(void) {
        char i = ch;
    }
};
SC_CTOR(B) {
    SC_THREAD(main);
};


```

## Channel

```

SC_MODULE(A) {
    sc_port<iSend> ch;
    void main(void) {
        ch->send(i);
    }
};
SC_CTOR(A) {
    SC_THREAD(main);
};
interface 属性を持ったport指定
SC_MODULE(B) {
    sc_port<iRecv> ch;
    void main(void) {
        char i = ch->receive();
    }
};
SC_CTOR(B) {
    SC_THREAD(main);
};

```



© NEC Corporation



5

# Master/SlaveとChannel

## Master/Slave

```

int sc_main(int ac, char **av) {
    cByte c("c");
    sc_link mp<char> iSend, iRecv;
    C.iSend(iSend);
    C.iRecv(iRecv);
}

```


cByte MODULEを介した間接的接続

channelを用いて直接接続

```

A a("a");
a.ch(iSend);
B b("b");
b.ch(iRecv);
sc_start();
return 0;
};

```




© NEC Corporation



6

# シミュレーション性能



- Master/Slave使用のv1.2.1Betaとv2.0の速度はほぼ同等(v1.2.1Betaが3%速い)
- Channel使用のv2.0の速度は、Master/Slave使用と比べて約20%速い

■	640x512: "v02"
□	1280x1024: "v02"

SystemC v2.0 SystemC v2.0  
v1.2.1Beta Master/Slave channel  
UltraSPARC-II 296MHz 2cpu

© NEC Corporation



7

# SystemCへの要望

- 分かりにくいエラーメッセージ
  - コンパイルエラーメッセージ  
ある程度SystemCクラスライブラリの理解が必要?
  - デッドロック時のメッセージ  
適切なメッセージが出ない
- 専用のEDAツールの出現を望む
- Windows環境
  - v1.2.1Betaでは動作しない機能があった
  - Windows98/XPのサポート

© NEC Corporation



8

# SystemC 2.0を用いた 簡易CPUバスモデルの設計

富士ゼロックス株式会社  
ドキュメントプロダクトカンパニー  
CTD&SW開発統括部  
CT-PP第二開発部  
宮下 晴信

2002/1/23

SystemC 2.0を用いた簡易CPUバスモデルの設計

1

## 目次

- 簡易CPUバスモデルについて
- システム構成
- BCAモデルとUTFモデル
- GenericCPUモデル
- IOモデル
- トップテストベンチ(sc\_main)
- まとめ

2002/1/23

SystemC 2.0を用いた簡易CPUバスモデルの設計

2

## 簡易CPUバスモデルについて

「CQ出版社のインターフェース、1997年11月号、Page 207」の

システムオンチップ時代のスケューラブル設計手法、川北浩孝、  
第4回、各種設計ノウハウ

「PerlとVerilog-HDLによる簡易CPUバスシステム記述手法、  
原山みや/川北浩孝」

のVerilog-HDLで記述されたものをベースにSystemC 2.0に書き換えました


付属のアセンブラ(asm)およびROMイメージファイル(test.hex)はそのまま使います

2002/1/23

SystemC 2.0を用いた簡易CPUバスモデルの設計

3

## システム構成



2002/1/23

SystemC 2.0を用いた簡易CPUバスモデルの設計

4



## ソースコード (GenericCPU.cppのロード部)

```

BCA
void GenericCPU::load( int addr, int &data )
{
    set_a(addr);
    wait(); low_c0;
    wait(); low_oc0;
    while(true) {
        wait();
        if( READY.read() == LOGIC_1 ) {
            data = get_d0();
            break;
        }
    }
    wait(); high_c0; high_c0;
    wait(); hz_a0;
}
    
```

バスサイクルでアクセスする

データのリード

データのリード

アクセスに必要な時間が、"0"

2002/1/23

SystemC 2.0を用いた簡易CPUバスモデルの設計

9

## ソースコード (BCA: IO.hpp)

```

#include "systemc.h"
SC_MODULE(IO) {
private:
    static const int MEM_SIZE = 1024;
    int memory[MEM_SIZE];
    void clock_posedge( void );
public:
    sc_in_clk CLK;
    sc_in_bool nRST;
    sc_in_lv32<A> A;
    sc_inout_lv32<D> D;
    sc_in_bool<sc_in32> nCS;
    sc_in_bool<sc_in32> nOE;
    sc_in_bool<sc_in32> nWE;
    sc_out<sc_in32> READY;
    SC_CTOR(IO) {
        SC_CTHREAD(clock_posedge, CLK.pos());
        watching(nRST.delayed()) == false;
    }
}
    
```

GenericCPUからアクセスに必要なバスサイクル

2002/1/23

SystemC 2.0を用いた簡易CPUバスモデルの設計

11

## ソースコード (GenericCPU.cppのストア部)

```

BCA
void GenericCPU::store( int addr, int data )
{
    set_d(data);
    set_a(addr);
    wait(); low_c0;
    wait(); low_w0;
    while(true) {
        wait();
        if( READY.read() == LOGIC_1 ) {
            high_w0;
            break;
        }
    }
    wait(); hz_d0; high_c0;
    wait(); hz_a0;
}
    
```

データのライト

バスサイクルでアクセスする

データのライト

アクセスに必要な時間が、"0"

2002/1/23

SystemC 2.0を用いた簡易CPUバスモデルの設計

10

## ソースコード (UTF: IO.hpp)

```

#include "systemc.h"
#include "sc_memory.h"
SC_MODULE(IO) {
private:
    static const int MEM_SIZE = 1024;
    int memory[MEM_SIZE];
    void io_access( void );
public:
    // クロックリセットが無い
    // アドレスを待つため、インデックス付
    sc_inouts<int, sc_indexed<int, 1024>> SP;
    SC_CTOR(IO) {
        SC_SLAVE(io_access, SP);
    }
}
    
```

アクセスに必要な時間が、"0"

アクセスに必要な時間が、"0"

アドレスを待つため、インデックス付


アクセスに必要な時間が、"0"

2002/1/23

SystemC 2.0を用いた簡易CPUバスモデルの設計

12

## トップレベルベンチ(sc\_main)



2002/1/23

SystemC 2.0を用いた簡易CPUバスモデルの設計

13

## ソースコード (BCA : main.cpp)

```
#include "systemc.h"
#include "GenericCPU.h"
#include "IO.h"

int sc_main(int argc, char *argv[])
{
    sc_signal<bool> nRST;
    sc_signal<bool> A;
    sc_signal<bool> D;
    sc_signal<bool> nCS;
    sc_signal<bool> nOE;
    sc_signal<bool> nWE;

    //クロックの宣言
    sc_clock CLK("CLK", 20, SC_NS, 0.5, 0.0, SC_NS, true);

    //GenericCPUの宣言とポート名の割り当て
    GenericCPU
        cpu("GenericCPU", file, dump);

    cpu.CLK(CLK);
    cpu.nRST(nRST);
    cpu.A(A);
    cpu.D(D);
    cpu.nCS(nCS);
    cpu.nOE(nOE);
    cpu.nWE(nWE);
    cpu.nREADY(READY);

    //バス接続に必要な信号線の
    //宣言, こんなにたくさん
    //アサイン, こんなにたくさん

    //IOの宣言とポート名の割り当て
    IO
        io("IO");

    io.CLK(CLK);
    io.nRST(nRST);
    io.A(A);
    io.D(D);
    io.nCS(nCS);
    io.nOE(nOE);
    io.nWE(nWE);
    io.READY(READY);

    //スケジューラを起動し、クロックとポートを生成する
    nRST = false;
    sc_start(40, SC_NS);

    nRST = true;
    sc_start(1);

    return 0; /* this is necessary */
}
```

2002/1/23

SystemC 2.0を用いた簡易CPUバスモデルの設計

14

## ソースコード (UTF : main.cpp)

```
#include "systemc.h"
#include "GenericCPU.h"
#include "IO.h"

int sc_main(int argc, char *argv[])
{
    sc_signal<bool> nRST;
    sc_link_imp<int> PORT;

    //クロックの宣言
    sc_clock CLK("CLK", 20, SC_NS, 0.5, 0.0, SC_NS, true);

    //GenericCPUの宣言とポート名の割り当て
    GenericCPU
        cpu("GenericCPU", file, dump);

    cpu.CLK(CLK);
    cpu.nRST(nRST);
    cpu.nP(PORT);

    //IOの宣言とポート名の割り当て
    IO
        io("IO");

    //クロックとポートが無い
    //は、たった一つ
    io.SP(PORT);

    //スケジューラを起動し、クロックとポートを生成する
    nRST = false;
    sc_start(40, SC_NS);

    nRST = true;
    sc_start(1);

    return 0; /* this is necessary */
}
```

2002/1/23

SystemC 2.0を用いた簡易CPUバスモデルの設計

15

## まとめ

### SystemC 2.0の良いところ

- ◆フリーなツールである(PC/Linux, Sun/Solaris, PC/Windowsで動作する)
- ◆C++を知っていれば、ある程度使いこなせる
- ◆継承が使える(モデルをオブジェクト化し、再利用できる)
- ◆抽象度にあつたモデリングができる
  - Behavior/Interface/Channel を使えば、いろいろな抽象度のモデルが容易にできる

### SystemC 2.0の悪いところ

- ◆ツールとして、まだ枯れていない(Bugが多い)
- ◆利用可能なツールが少ない(市販、フリー共に)
- ◆利用可能なモデルが少ない(市販、フリー共に)
- ◆参考資料(入門書やノウハウ)が少ない。特に日本語!
- ◆PC/Windowsでは、市販のC++コンパイラが必要である

2002/1/23

SystemC 2.0を用いた簡易CPUバスモデルの設計

16



## SystemCを用いて設計した システムLSI

富士通(株)トランスポート事業本部  
基盤技術統括部)システム回路開発部  
富士通キヤドテック(株)第一開発部

峰 正高

FUJITSU  
THE POSSIBILITIES ARE INFINITE 4


2002/01



## C言語設計の実例(下流工程に適用)

### LSIの概要

- 機能: SDH/Sonet系のシステム制御用LSI
  - ビット処理が主体
- 規模: 1MG Logic + 400KBits RAM
- C言語、VHDL混在の設計



FUJITSU  
THE POSSIBILITIES ARE INFINITE 4

2002/01



## 設計検証上の課題と対応策(1/2)

### □ソフト/ハード協調検証の課題

- ソフト/ハード協調検証の高速化

5ms~600ms(平均20ms)の検証

テストパターン1000本程度

20msの検証時間は100Hzのソフトシミュレータで、約5.5時間  
1000本のパターンを流すと5500時間=229日

- 高速なCPUコアのシミュレーションモデルが無かった
  - ◆ISSIはStand-Aloneの構成で、シミュレーション環境に組み込めるのはRTLモデルのみ

- C言語設計でのソフト/ハード協調検証

- 使えるツールが無い

FUJITSU  
THE POSSIBILITIES ARE INFINITE 3

2002/01



## 設計検証上の課題と対応策(2/2)

### □対応策

- C言語とVHDL RTLベースの2種のテストベンチを作り、分担して行う

- C言語: ソフトとハード論理のデバッグを行う

- ソフトはネイティブコードで実行

### 自前のソフト/ハード協調検証環境を構築

- VHDL RTL: CPUコアなどすべて取り込んだモデルで実施

- ブロック間インタフェースの確認が目的

- ソフトは最小限に: 検証専用

FUJITSU  
THE POSSIBILITIES ARE INFINITE 4

2002/01

## 言語の選定

### ロシステムモデリング用言語

- HDL系: VHDL, Verilog
- C/C++系: モデリング方法が異なる言語が林立
  - HDLのようなC言語: SystemC, Spec-C, SuperLog
  - 普通のC言語系(ANSI-C)


手軽な設計環境、記述変更はしない

SystemC + ANSI-C

2002/01

FUJITSU  
THE PARADIGMS ARE CHANGING


## 設計検証フロー



2002/01

FUJITSU  
THE PARADIGMS ARE CHANGING

## 設計検証の方針




2002/01

FUJITSU  
THE PARADIGMS ARE CHANGING

## Cycleベース記述スタイル

### □ 並列動作に見えるような記述

- 関数呼出しをインスタンス(ブロック)に見せかける
- 順次処理にならない様に中間変数に代入



2002/01

FUJITSU  
THE PARADIGMS ARE CHANGING



## C(SystemC)設計で苦勞した点

□ビットストライズが書きづらい(解りにくい)

```
VHDL:
sr_reg1(10)[31 downto 16]:=vr_reg1(10)[31 downto 16];
Cycle
ペースC:
set_slice(sr_reg1[10],31,16,get_slice(vr_reg1[10],31,16));
```

□合成前後でのシミュレーション結果が違う

```
uint4 A; /* 4 bit integer */
uint8 B; /* 8 bit integer */
A = B;
A /= 12;
A = B / 12;

```

※SystemCで、Bit Accurateな記述をしないと種々に異なる事がわかって  
いた為、あえてuint4,uint8も32bitで扱い、高速シミュレーションを実施。  
一致検証で検出可能だが、イタレーションオーバーヘッドが大きい。

□Co-Sim環境(SystemC)の動作が安定するまでの間、

バグの切り分けが困難(VHDLでも同じ)

□ソフのデバイスドライバ-使用法の未徹底によるバグ

- 一部、ハードとIFする以外の静的変数にも使用していた

2002/01

## まとめ

□やる事が多いのに開発効率はあるのか?

- 設計フローの検討、特に検証が鍵

- 効率的設計方法(ツール)と

最も効果がある検証方式(ツール)をペアで考える

- それぞれの検証が得意とする範囲を明確化し、足りない部分を別の方式でカバーする方法を考える

□設計フローの検討は、システム開発と一体

- EDAツール、モデリング手法などに精通している

必要がある

- 開発チームにメソッドロジ担当が必要




## ソフト化の効果

□ソフトでのリカバリ

- 仕様変更4件中3件をソフトで対応。
- ハードバグ1件をソフトで対応。

□ソフト化率の変化による工数削減効果



2002/01

## 今後の取り組み

□更に上位への展開

- 上位モデル(機能、パフォーマンス)の定型化

- 動作合成

- シミュレーションの更なる高速化と人件費削減を期待

- ◆性能にシビアでないLSIならば、多少の規模増大(製造コストが増大しない範囲)は許される

□パターン分析

- アーキテクチャとメトリジは、幾つかのパターンに集約

- 目的別(アプリケーション別)?性能別?拡張性別?

アーキテクチャ設計検証環境の半自動化が可能  
(プラットフォームの構築)