高画質対応組込み用1チップMPEG－2全二重CODEC LSI（ISIL）

• Item type: SIG Technical Reports(1)
• 公開日: 2003-10-23
• タイトル: 高画質対応組込み用1チップMPEG－2全二重CODEC LSI（ISIL）
• タイトル / 言語: en
• タイトル: Single - chip High - quality MPEG - 2 CODEC LSI (ISIL)
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 日本電信電話株式会社NTTサイバースペース研究所
• 著者所属: 日本電信電話株式会社NTTサイバースペース研究所
• 著者所属: 日本電信電話株式会社NTTサイバースペース研究所
• 著者所属: 日本電信電話株式会社NTTサイバースペース研究所
• 著者所属: 日本電信電話株式会社NTTサイバースペース研究所
• 著者所属: 日本電信電話株式会社NTTサイバースペース研究所
• 著者所属: 日本電信電話株式会社NTTサイバースペース研究所
• 著者所属: 日本電信電話株式会社NTTサイバースペース研究所
• 著者所属: 日本電信電話株式会社NTTサイバースペース研究所
• 著者所属: 日本電信電話株式会社NTTサイバースペース研究所
• 著者所属: 日本電信電話株式会社NTTサイバースペース研究所
• 著者所属(英): en
• 著者所属(英): NTT Cyber Space Laboratories, NTT Corporation
• 著者所属(英): en
• 著者所属(英): NTT Cyber Space Laboratories, NTT Corporation
• 著者所属(英): en
• 著者所属(英): NTT Cyber Space Laboratories, NTT Corporation
• 著者所属(英): en
• 著者所属(英): NTT Cyber Space Laboratories, NTT Corporation
• 著者所属(英): en
• 著者所属(英): NTT Cyber Space Laboratories, NTT Corporation
• 著者所属(英): en
• 著者所属(英): NTT Cyber Space Laboratories, NTT Corporation
• 著者所属(英): en
• 著者所属(英): NTT Cyber Space Laboratories, NTT Corporation
• 著者所属(英): en
• 著者所属(英): NTT Cyber Space Laboratories, NTT Corporation
• 著者所属(英): en
• 著者所属(英): NTT Cyber Space Laboratories, NTT Corporation
• 著者所属(英): en
• 著者所属(英): NTT Cyber Space Laboratories, NTT Corporation
• 著者所属(英): en
• 著者所属(英): NTT Cyber Space Laboratories, NTT Corporation
• 著者名: 岩崎, 裕江; 長沼, 次郎; 中島, 靖之; 田代, 豊; 中村, 健; 吉留健; 大西, 隆之; 池田, 充郎; 泉岡生晃; 遠藤真，八島由幸
• 著者名(英): Hiroe, Iwasaki; Jiro, Naganuma; Yasuyuki, Nakajima; Yutaka, Tashiro; Ken, Nakamura; Takeshi, Yoshitome; Takayuki, Onishi; Mitsuo, Ikeda; Takaaki, Izuoka; Makoto, Endo; Yoshiyuki, Yashima
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では，高画質対応組込み用1チップMPEG-2全二重CODEC LSI(ISIL)の構成とその評価について示す．ISILは，ビデオエンコーダコア，ビデオデコーダコア，オーディオ用DSP，多重化/分離コアとRISCから構成され，720/30Pのエンコード，10801のデコード，480Pのエンコードとデコードを同時に処理することができる．エンコーダコア/デコーダコア部は，デュアルメモリ方式を利用することにより高速なデータ通信を効率よく実現している．本LSIは，3千万個のトランジスタを0.13μmの7層CMOSプロセスで集積し，720/30Pのエンコード処理を1.1W，10801のデコード処理を0.8W，480Pのエンコード/デコード同時処理を1.4Wの低電力で実現している．このため，本LSIは，HDTV品質の装置を低価格でコンシューマにも提供することができる．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper proposes single-chip high-quality MPEG-2 CODEC LSI(ISIL) for embedding in consumer-oriented mobile codec systems, and demonstrates its flexibility and usefulness. this architecture consists of a half-duplex 720/30P encoding core, a half-duplex 10801 decoding core, an audio DSP, a RISC, and a multiplexer/de-multiplexer core with a dual-memory scheme for supplying data at high speeds. The LSI, which integrates 30.7 million transistor using the 0.13-μm seven-metal CMOS process, implements 720/30P encoding with 1.1W, 10801 decoding 0.8W, and full-duplex 480P encoding and decoding simultaneously with 1.4W. This LSI will make it possible for consumers to use HDTV quality equipment on a more widespread scale.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2003, 号 105(2003-SLDM-111), p. 25-30, 発行日 2003-10-23
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会