WEKO3
アイテム
状態集合分割を用いる論理シミュレーションによる順序回路のテスト生成
https://ipsj.ixsq.nii.ac.jp/records/27350
https://ipsj.ixsq.nii.ac.jp/records/273505d43e930-dfaf-43d2-8d38-f7524e936cd2
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2003 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2003-11-27 | |||||||
タイトル | ||||||||
タイトル | 状態集合分割を用いる論理シミュレーションによる順序回路のテスト生成 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Test Generation for Sequential Circuits by Logic Simulation using State Partitioning | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
徳島大学工学部 | ||||||||
著者所属 | ||||||||
徳島大学工学部 | ||||||||
著者所属 | ||||||||
徳島大学工学部 | ||||||||
著者所属 | ||||||||
徳島大学工学部 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Univ. of Tokushima | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Univ. of Tokushima | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Univ. of Tokushima | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Univ. of Tokushima | ||||||||
著者名 |
佐野, 広和
× 佐野, 広和
|
|||||||
著者名(英) |
Hirokazu, Sano
× Hirokazu, Sano
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 本論文では,状態集合分割を用いた論理シミュレーションによるテスト生成について述べる.本研究で行うテスト生成では,複数の候補ベクトルを作成し,未到達状態へ遷移可能なベクトルをテストベクトルとして採用する.故障検出に有効な状態遷移を得るために,フリップフロップを複数の集合に分割し,重み付けによる状態変化の優先度の設定を行う.状態集合の分割法として,フリップフロップの理論値の制御容易性に基づく分割法と,未検出故障への影響の大きいフリップフロップを回路構造から求め集合分割を行う手法の2つを用いる.本研究では各未検出故障の励起,伝搬に必要なフリップフロップを考慮した集合分割を用いることで,未検出故障の検出に必要な状態遷移を優先する.提案する集合分割法をテスト生成に適用した結果により,集合分割法の有効性について示す. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | This paper presents a test generation method for sequential circuits by logic simulation using state partirioning. The test pattern generation method utilized in this work selects the test vector which can bring the state of the circuit into a state that can not be reached by the previous vectors. Two state partition methods are proposed: One is the partition method based on the controllability of flip-flops. The other is the partition method based on the relation between undetected faults and flip-flops. To obtain test vectors that bring the circuit into the states required for detecting undetected faults, the new method partitions flip-flops in a circuit by considering whether the flip-flop is in the subcircuits required for fault excitation or in the subcircuits required for fault propagation. The experimental results show the effectiveness of the state partitioning methods. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 2003, 号 120(2003-SLDM-112), p. 31-36, 発行日 2003-11-27 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |