順序回路のタイミング例外パス検出のための実用的手法

• Item type: SIG Technical Reports(1)
• 公開日: 2004-12-02
• タイトル: 順序回路のタイミング例外パス検出のための実用的手法
• タイトル / 言語: en
• タイトル: Practical Techniques for Automatic Detection of Timing Exception Paths in Sequential Circuits
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: （株）富士通研究所CAD研究部
• 著者所属: 九州大学大学院システム情報科学研究院
• 著者所属(英): en
• 著者所属(英): CAD Laboratory, FUJITSU LABORATORIES LTD.
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Electrical Engineering, Kyushu University
• 著者名: 樋口, 博之; 松永, 裕介
• 著者名(英): Hiroyuki, Higuchi; Yusuke, Matsunaga
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では，大規模な順序回路のタイミング例外パスを検出するための実用的方法を提案する．まず，回路中のパスの数え上げを行わず，かつ，回路を大域的に見てフォールスパスの検出を行う方法として，マルチプレクサ(MUX)グラフという概念を導入し，MUXグラフの縮約とMUXグラフ上のパスの数え上げによりフォールスパス集合の集合を生成し圧縮する方法を提案する．また，フリップフロップ(FF)ペアベースのマルチサイクルパス解析においてFFペア間の一部のパスのみマルチサイクルであるようなパスも検出し，検出能力を向上させる方法を提案する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In this paper, we propose two new practical methods for detecting timing exception paths in large sequential circuits. First, we propose a new false path detection and compaction method using multiplexer(MUX) graphs. MUX graphs is introduced to avoid path enumeration in large circuits and to globally look at large circuits. Second, we improve the detection ability of FF-pair-based multi-cycle path analysis by automatically and properly dividing groups of paths between FF pairs.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2004, 号 122(2004-SLDM-117), p. 203-208, 発行日 2004-12-02
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会