WEKO3
アイテム
プロセッサ仕様記述からの命令依存距離抽出
https://ipsj.ixsq.nii.ac.jp/records/27218
https://ipsj.ixsq.nii.ac.jp/records/2721898a6451f-3692-4e55-82cf-98217c65c8f0
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2005 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2005-01-26 | |||||||
タイトル | ||||||||
タイトル | プロセッサ仕様記述からの命令依存距離抽出 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Extraction of Instruction Latency from Cycle-True Processor Models | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
関西学院大学大学院理学研究科 | ||||||||
著者所属 | ||||||||
関西学院大学理工学部 | ||||||||
著者所属 | ||||||||
大阪大学大学院情報科学研究科 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Science Kwansei Gakuin University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
School of Science and Technology Kwansei Gakuin University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Information Science and Technology Osaka University | ||||||||
著者名 |
平岡, 佑介
× 平岡, 佑介
|
|||||||
著者名(英) |
Yusuke, Hiraoka
× Yusuke, Hiraoka
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 本稿では、特定用途向けプロセッサ設計システムASIP-Meisterのプロセッサ仕様記述から、フォワーディングを考慮した命令依存距離の抽出法を提案する。フォワーディングは、各命令のサイクル精度の動作記述においてフォワーディングユニットを用いて記述される。本研究では、命令とフォワーディングユニットの接続関係に着目して、正しくcompleteなフォワーディングを定義し、この条件を満たすフォワーディングに対して命令依存距離を定式化する。さらに、命令依存距離抽出に必要となる情報をread write単位でクラス化し、データ量を削減する。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | In this paper,we present a method of extracting instruction latency considering forwarding from prosessor specification of “ASIP-Meister.”The forwarding is assumed to be specified in cycle-accurate behavior description of each instruction using forwarding units. Bsed on the connectivities between the instructions and the forwarding units,we define the validity and the completeness of the forwarding,and formulate the instruction latency under the existence of valid and complete forwarding. We also show a method of reducing the data amount for recording instruction latency based on a classification of the register reads and writes of the instructions. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 2005, 号 8(2004-SLDM-118), p. 129-134, 発行日 2005-01-26 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |