配線リソースを考慮した再構成可能1bitプロセッサアレイ

• Item type: SIG Technical Reports(1)
• 公開日: 2005-01-25
• タイトル: 配線リソースを考慮した再構成可能1bitプロセッサアレイ
• タイトル / 言語: en
• タイトル: Reconfigurable 1-bit processor array with reduced wiring area
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 奈良先端科学技術大学院大学情報科学研究科
• 著者所属: 奈良先端科学技術大学院大学情報科学研究科
• 著者所属: 奈良先端科学技術大学院大学情報科学研究科
• 著者所属: 奈良先端科学技術大学院大学情報科学研究科
• 著者所属(英): en
• 著者所属(英): Nara Institute of Science and Technology
• 著者所属(英): en
• 著者所属(英): Nara Institute of Science and Technology
• 著者所属(英): en
• 著者所属(英): Nara Institute of Science and Technology
• 著者所属(英): en
• 著者所属(英): Nara Institute of Science and Technology
• 著者名: 中井, 伸郎; 中西, 正樹; 山下, 茂; 渡邉, 勝正
• 著者名(英): Nobuo, Nakai; Masaki, Nakanishi; Shigeru, Yamashita; Katsumasa, Watanabe
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 半導体メーカは、年々増加する回路規模と短い製品サイクルによるコストの増加を如何に抑えるかという課題を抱えている。その一解決法として再構成可能ハードウェアの利用が挙げられる。しかし再構成可能ハードウェアは様々な問題を抱えており、結果としてASICやソフトウェアよりも高コストとなる場合が多い。本稿では低コストで効率の良い再構成可能ハードウェアアーキテクチャを提案する。本アーキテクチャでは、面積の大半を占める配線領域を抑えながらも柔軟に配線できるバス構造、プロセッサエレメント数を容易に拡大できるスケーラビリティのある構成をとっている。提案するアーキテクチャのアプリケーションとしてDCT演算を行った結果について報告する。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Semiconductor makers have a problem of how to reduce the production cost. Because of the increasing gates to implement and shortening production cycle, production cost is increasing. One of the way to solve this problem is to use of reconfigurable hardwares. Although reconfigurable hardwares seemed to be useful, they have some disadvantages. As a result,a system using software or ASIC costs lower than reconfigurable hardware in many cases. In this paper we propose an efficient architecture of reconfigurable hardware with low cost. The proposed architecture has the following features; It has high routability but wiring area is reduced, and number of processor elements can be increase easily. We mapped DCT circuit to proposed architecture and run. We also show some experimental results.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2005, 号 8(2004-SLDM-118), p. 7-12, 発行日 2005-01-25
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会