WEKO3
アイテム
ALU間接続をALUアレイによるリコンフィギュラブルプロセッサの検討
https://ipsj.ixsq.nii.ac.jp/records/27196
https://ipsj.ixsq.nii.ac.jp/records/271965bcb5268-a59b-49a3-a6e4-acc376495a03
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM04118001.pdf (796.6 kB)
|
Copyright (c) 2005 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2005-01-25 | |||||||
| タイトル | ||||||||
| タイトル | ALU間接続をALUアレイによるリコンフィギュラブルプロセッサの検討 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A Reconfigurable Processor Based on ALU Array Architecture with Limitation on the Interconnection | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 三洋電機株式会社デジタルシステム技術開発センター | ||||||||
| 著者所属 | ||||||||
| 三洋電機株式会社デジタルシステム技術開発センター | ||||||||
| 著者所属 | ||||||||
| 三洋電機株式会社デジタルシステム技術開発センター | ||||||||
| 著者所属 | ||||||||
| 三洋電機株式会社デジタルシステム技術開発センター | ||||||||
| 著者所属 | ||||||||
| 三洋電機株式会社デジタルシステム技術開発センター | ||||||||
| 著者所属 | ||||||||
| 早稲田大学大学院情報生産システム研究科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Digital Systems Development Center SANYO Electric Co.,Ltd | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Digital Systems Development Center SANYO Electric Co.,Ltd | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Digital Systems Development Center SANYO Electric Co.,Ltd | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Digital Systems Development Center SANYO Electric Co.,Ltd | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Digital Systems Development Center SANYO Electric Co.,Ltd | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Production and Systems Waseda University | ||||||||
| 著者名 |
岡田, 誠
× 岡田, 誠
|
|||||||
| 著者名(英) |
Makoto, Okada
× Makoto, Okada
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 本稿では、小型で処理効率の良いALUアレイベースのダイナミックリコンフィギュラブルプロセッサを提案する。ALU間の接続に制限を加えることで、接続部分の回路規模を約63％に削減できることを示すと同時に、独自開発したデータフローのマッピング手法を用いることにより、接続制限を行わないアーキテクチャと同程度の処理性能を達成できることを示す。本アーキテクチャの有効性を示すため、MPEG-4デコード処理を本アーキテクチャにマッピングして評価を行った。ASIC回路との比較を行った結果、同等の性能を約2.4倍の回路規模で達成できることを示している。これはリコンフィギュラブルプロセッサの汎用性を考えると適当であると考えられる。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Dynamic reconfigurable processor based on ALU array architecture for consumer appliances is introduced. We propose the ALU array architecture with the limitation on the interconnection for area reduction. With the proposed architecture,we can reduce gate size by 63% on interconnections. In addition,we show that the performance of the proposed architecture is almost the same as one without limitations. The proposed processor is a parallel processing processor that consists of a sequencer and an ALU array,adopted multi threading technology. We develop compilation tools from source codes written in C language for the proposed processor. We demonstrate the software model of the processor using MPEG-4 video decoding application. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 2005, 号 8(2004-SLDM-118), p. 1-6, 発行日 2005-01-25 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
