WEKO3
アイテム
Responsive Multithreaded Processorの分岐予測器の設計と実装
https://ipsj.ixsq.nii.ac.jp/records/27189
https://ipsj.ixsq.nii.ac.jp/records/27189cb3c6d43-4826-4d18-b4a3-3d0549a33be7
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM04119022.pdf (937.1 kB)
|
Copyright (c) 2005 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2005-03-18 | |||||||
| タイトル | ||||||||
| タイトル | Responsive Multithreaded Processorの分岐予測器の設計と実装 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Design and Implementation of Branch Predictor Responsive Multithreaded Processor | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 慶應義塾大学理工学部情報工学部 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学大学院理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学大学院理工学研究科 | ||||||||
| 著者所属 | ||||||||
| 慶應義塾大学理工学部情報工学部 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Information & Computer Science, Faculty of Science & Technology, Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of computer Science, Graduate School of Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of computer Science, Graduate School of Keio University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Information & Computer Science, Faculty of Science & Technology, Keio University | ||||||||
| 著者名 |
中村, 拓
× 中村, 拓
|
|||||||
| 著者名(英) |
Hiraku, NAKAMURA
× Hiraku, NAKAMURA
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 我々はリアルタイム処理を目的として，優先度を持った複数スレッドの同時実行が可能なResponsive Multithreaded Processor（RMTプロセッサ）の研究を行っている．現在のRMTプロセッサは各スレッドに対しそれぞれ独立した分岐予測器が実装されているため，分岐予測器のハードウェア量は大きくなってしまっている．そこで，本研究ではスレッドの優先度情報を利用して際優先度スレッドが低優先度スレッドから受ける干渉を抑える機構を有したスレッド間共有分岐予測器の設計と実装を行う．これより最高優先度のスレッドの予測精度を維持したままハードウェア量を約70％削減することに成功した． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Responsive Multithreaded Processor ( R.M.T Processor) that can exuecute eight threads simultaneously with priority is researched aiming at real-time processing in our lablatory. Because branch predictors are independently implemented for each thread on a present RMT Processor, the amount of hardware of the branch predictor is increases. Then, we design and interference between threads by using priority information. As a result, it succeeded in about 70% of the amount of hardware reduction with high accuracy of branch prediction pf the highest priority thread. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 2005, 号 27(2004-SLDM-119), p. 127-132, 発行日 2005-03-18 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
