WEKO3
アイテム
ピットレベル並列性を利用した演算器の小規模化
https://ipsj.ixsq.nii.ac.jp/records/27147
https://ipsj.ixsq.nii.ac.jp/records/2714771d79281-f2af-40de-850b-f7c7ed3e4eaa
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2005 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2005-10-21 | |||||||
タイトル | ||||||||
タイトル | ピットレベル並列性を利用した演算器の小規模化 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Compaction of Arithmetic Unit with Bit-Level-Parallelism | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
山形大学工学部 | ||||||||
著者所属 | ||||||||
東北大学大学院情報科学研究科 | ||||||||
著者所属 | ||||||||
山形大学工学部 | ||||||||
著者所属 | ||||||||
東北大学大学院情報科学研究科 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering Yamagata University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Information Sciences Tohoku University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering Yamagata University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Information Sciences Tohoku University | ||||||||
著者名 |
多田, 十兵衛
× 多田, 十兵衛
|
|||||||
著者名(英) |
Jubei, TADA
× Jubei, TADA
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 本研究では,回路の大規模化に伴うリーク電流による消費電力の増大を抑えることを目的として 小規模な演算器で高速に演算を行なう手法を提案する.演算内のピットレベル並列性に着目し,高ピット幅の演算を低ビット幅の演算器で行い,さらに回路をウェーブパイプライン化することで高速かつ小規模化な回路を実現する.また,シミュレーションにより提案手法の有効性を示す. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Aiming at reducing power consumption of VLSIs, we propose a fast and compact arithmetic unit. The arithmetic unit reduces static power consumption by the compaction or the circuit scale. To realize that compaction of the arithmetic unit, we exploit bit level parallelism of arithmetic operation, and also, our approach keeps the throughput and saves a dynamic power consumption employing advanced pipelining technique. The simulation results show a high validity of our proposal on VLSI design in deep submicron era. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 2005, 号 102(2005-SLDM-121), p. 149-153, 発行日 2005-10-21 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |