VLIW型プロセッサ用リターゲッタブル・リニアアセンブラ

• Item type: SIG Technical Reports(1)
• 公開日: 2007-11-22
• タイトル: VLIW型プロセッサ用リターゲッタブル・リニアアセンブラ
• タイトル / 言語: en
• タイトル: Retargetable Linear Assembler for VLIW Processor
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 関西学院大学 理工学部
• 著者所属: 関西学院大学 理工学部
• 著者所属: 大阪大学
• 著者所属(英): en
• 著者所属(英): Kwansei Gakuin University
• 著者所属(英): en
• 著者所属(英): Kwansei Gakuin University
• 著者所属(英): en
• 著者所属(英): Osaka University
• 著者名: 野垣内, 聡; 石浦, 菜岐佐; 今井, 正治
• 著者名(英): Satoshi, NOGAITO; Nagisa, ISHIURA; Masaharu, IMAI
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では，VLIW 型カスタムプロセッサのためのソフトウェア開発ツールとして，リターゲッタブル・リニアアセンブラを提案する．リターゲッタブル・リニアアセンブラは，マイクロアーキテクチャの詳細を意識せずにコーディングができるリニアアセンブリと，ターゲット・プロセッサのアーキテクチャの記述を入力として，そのプロセッサ用に最適化されたアセンブリを出力する．本稿では，複数のターゲットに対応させるためのプロセッサアーキテクチャのモデル化，及びリターゲッタブル・リニアアセンブラのスケジューリングの定式化を示す．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper proposes a retargetable linear assembler as a software development tool for custom VLIW processors. The retargetable linear assembler takes a linear assembly program, which can be coded without the detailed knowledge of the microarchitecture, and architecture description of a target processor, to generate an assembly code optimized for the processor. We present an architecture model and the formulation of the scheduling problem for the retargetable linear assembler.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2007, 号 114(2007-SLDM-132), p. 199-204, 発行日 2007-11-22
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会