ソフトウェア開発環境自動構築ツールArchCのVLIW拡張

• Item type: SIG Technical Reports(1)
• 公開日: 2008-01-17
• タイトル: ソフトウェア開発環境自動構築ツールArchCのVLIW拡張
• タイトル / 言語: en
• タイトル: VLIW Extension of Software Development Environment Construction Tool ArchC
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 関西学院大学理工学部
• 著者所属: NECシステムIPコア研究所
• 著者所属: 関西学院大学理工学部
• 著者所属: NECシステムIPコア研究所
• 著者所属: 大阪大学大学院情報科学研究科
• 著者所属(英): en
• 著者所属(英): School of Science & Technology, Kwansei Gakuin University
• 著者所属(英): en
• 著者所属(英): System IP Core Research Laboratories, NEC Corporation
• 著者所属(英): en
• 著者所属(英): School of Science & Technology, Kwansei Gakuin University
• 著者所属(英): en
• 著者所属(英): System IP Core Research Laboratories, NEC Corporation
• 著者所属(英): en
• 著者所属(英): School of Informaiton & Technology Graduate School, Osaka University
• 著者名: 森本, 剛徳; 久村, 孝寛; 石浦, 菜岐佐; 池川, 将夫; 今井, 正治
• 著者名(英): Takanori, MORIMOTO; Takahiro, KUMURA; Nagisa, ISHIURA; Masao, IKEKAWA; Masaharu, IMAI
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: ArchCはC++/SystemCを基にしたオープンソースのソフトウェア開発環境自動構築ツールであり，比較的簡単な記述からそのプロセッサのソフトウェア開発環境(Binutilsおよび命令レベルシミュレータとそのGDBインタフェース）を自動構築できるが，現在のバージョンは固定長命令のRISCにしか対応していない本稿では，ArchCをVLIWプロセッサに適用するための拡張法を提案する．VLIWプロセッサの仕様を記述できるようArchCのアーキテクチャ記述を拡張し，その記述からVLIW用のソフトウェア開発環境が自動生成できるようArchCを拡張した．RISCプロセッサBrownieSTD32を4並列化した仮想的なVLIWプロセッサに対し，そのArchC記述からBinutils，シミュレータを自動構築し，このプロセッサのアセンブリコードを正しくアセンブル，実行できることを確認した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: ArchC is a C-h+/SystemC-based open-source software, which generates software development environ ments (consisting of Binutils, an instruction simulator, and its GDB interface) from relatively simple architecture description of target processors. The current version of ArchC, however, can deal with only RISC architectures with fixed instruction word length. This article proposes a method of extending ArchC to handle VLIW processors. The ArchC axchitecture description language as well as the tool generators is extended so that software development environments for VLIW processors specified by the language axe auto-generated. For an example VLIW processor, which is a simple fourfold parallelization of a BrownieSTD32 RISC processor, the extended tool generator successfully generated the Binutils and a simulator, which correctly assembled and executed an assembly code for the processor.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2008, 号 2(2008-SLDM-133), p. 173-178, 発行日 2008-01-17
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会