アプリケーションプロセッサのカーネル記述自動生成手法

• Item type: SIG Technical Reports(1)
• 公開日: 2008-01-17
• タイトル: アプリケーションプロセッサのカーネル記述自動生成手法
• タイトル / 言語: en
• タイトル: A Processor Kernel Generation Method for Application-specific Processors
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 早稲田大学理工学研究科情報・ネットワーク専攻
• 著者所属: 早稲田大学理工学研究科情報・ネットワーク専攻
• 著者所属: 早稲田大学理工学研究科情報・ネットワーク専攻／早稲田大学基幹理工学部情報理工学科
• 著者所属: 早稲田大学理工学研究科情報・ネットワーク専攻／早稲田大学基幹理工学部電子光システム学科
• 著者所属: 早稲田大学理工学研究科情報・ネットワーク専攻／早稲田大学基幹理工学部情報理工学科
• 著者所属(英): en
• 著者所属(英): Major in Computer Science, Waseda University
• 著者所属(英): en
• 著者所属(英): Major in Computer Science, Waseda University
• 著者所属(英): en
• 著者所属(英): Major in Computer Science, Waseda University / Dept. of Computer Science and Engineering, Waseda University
• 著者所属(英): en
• 著者所属(英): Major in Computer Science, Waseda University / Dept. of Electronic and Photonic Systems, Waseda University
• 著者所属(英): en
• 著者所属(英): Major in Computer Science, Waseda University / Dept. of Computer Science and Engineering, Waseda University
• 著者名: 日浦, 敏宏; 小原俊逸; 戸川, 望; 柳澤, 政生; 大附, 辰夫
• 著者名(英): Toshihiro, HIURA; Shunitsu, KOHARA; Nozomu, TOGAWA; Masao, YANAGISAWA; Tatsuo, OHTSUKI
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿ではアプリケーションプロセッサ向けハードウェア/ソフトウェア(HW/SW)協調設計システム｢SPADES」におけるプロセッサのカーネル記述自動生成手法について提案する．近代の組み込みシステムの中枢を担うアプリケーションプロセッサには低コスト，低面積，高性能でかつ短期間の生産が求められている．アプリケーションプロセッサの性能をあげる主な手段として，SIMD型演算器やMAC演算器，ハードウェアループユニットやアドレッシングユニット，Yデータメモリといったハードウェアユニットを付加することがあげられ，要求に応じてこれらハードウェアユニットを付加できることが重要になる．提案手法では，プロセッサコアを構成する各々の機能を実現する部分に分割し，ハードウェアユニットに対応可能な個々の機能部分を生成させる．生成された機能部分の各記述を併合することで，プロセッサコアの記述を生成する．本手法により生成されたVHDLの平均9％ほどのXML記述で，プロセツサコアのVHDL記述をおおよそ3秒以内で生成することができた．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper proposes a processor kernel generation method for HW/SW co-design system named SPADES. SPADES is a system to synthesize processor cores specialized in application automatically. Low cost, small area, high performance and high productivity are required for application-specific processors in embedded systems. One of the effective methods to improve the processor performance is to integrate some hardware units such as SIMD functional units, MAC functional units, hardware loop unit, addressing unit, extra data memory, and it is important to select the appropriate hardware units depending on each target application. In our work, we divide the application-specific processor into some functional parts which are customized for additional hardware units, and our method generates and merges them. The description of the processor core is composed of each description of the function parts. In the experimental results, the VHDL descriptions of the processor cores can be generated in 3 seconds.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2008, 号 2(2008-SLDM-133), p. 161-166, 発行日 2008-01-17
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会