WEKO3
アイテム
アプリケーションプロセッサのＬ１データキャッシュ最適化手法
https://ipsj.ixsq.nii.ac.jp/records/26862
https://ipsj.ixsq.nii.ac.jp/records/2686283ac248d-0a9d-4554-a24a-a2d408ac7e8d
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM08133027.pdf (660.9 kB)
|
Copyright (c) 2008 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2008-01-17 | |||||||
| タイトル | ||||||||
| タイトル | アプリケーションプロセッサのＬ１データキャッシュ最適化手法 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | An L1 Data Cache Optimization Algorithm for Application Processor Cores | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 早稲田大学大学院基幹理工学研究科情報理工学専攻 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学大学院基幹理工学研究科情報理工学専攻 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学大学院基幹理工学研究科情報理工学専攻 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学大学院基幹理工学研究科情報理工学専攻 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Computer Science and Engineering, Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Computer Science and Engineering, Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Computer Science and Engineering, Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Computer Science and Engineering, Waseda University | ||||||||
| 著者名 |
東條, 信明
× 東條, 信明
|
|||||||
| 著者名(英) |
Nobuaki, TOJO
× Nobuaki, TOJO
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 本稿では複数のキャッシュ構成の中から特定のアプリケーションに適した構成を選択するためのキャッシュ最適化手法を提案する．本手法は，アプリケーションソースコードと制約条件を入力することで，メインメモリとL1キャッシュからなるメモリ階層全体の平均アクセス時間を評価指標として，対象となるアプリケーションに特化したキャッシュ構成を求める．キャッシュ容量，ブロックサイズ，連想度を最適化し，アプリケーションに最適なL1データキャッシュ構成を目指す．計算機実験を行った結果を既存手法と比較し，有効性を確認した． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | One major factor in improving the performance of embedded processors is the use of data and instruction caches. In this paper, we propose an LI data cache optimization algorithm which selects a suitable cache configuration for a given embedded application. Our algorithm can have the area constraint by introducing CRMF (Configuration Reduction approach by the Miss Factor) and CRCB(Configuration Reduction approach by the Cache Behavior). Our algorithm finally selects best cache size, block size and associativity under the area constraint for a targeted application. We demonstrate the effectiveness of our algorithm by applying it to Mediabench. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 2008, 号 2(2008-SLDM-133), p. 155-160, 発行日 2008-01-17 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
