

## レジスタトランスマクロモデリングおよび ライブラリ構築の効率的手法

大槻 正明<sup>†</sup> 河合 真登<sup>‡</sup> 小八木 達也<sup>†</sup> 福井 正博<sup>†</sup>

<sup>†</sup>立命館大学大学院 理工学研究科 創造理工学専攻

<sup>‡</sup>立命館大学 理工学部 電子情報デザイン学科

〒525-0058 滋賀県草津市野路東 1-1-1

E-mail: mfukui@se.ritsumei.ac.jp

あらまし システムの大規模化に伴い設計期間の短期間化・低消費電力化が求められるようになった。これらの要求を満たすにはより抽象度の高い段階において短時間で且つ高精度な電力推定を行い、低消費電力化技術を施すことが重要である。本稿では Look-Up Table(LUT)を用いた新たな高効率電力モデル化手法を提案する。従来の提案手法に対して、LUTの大きさを大幅に削減することができるため、RTLの電力解析、および電力ライブラリ構築の大幅な効率化が期待できる。実験により、従来手法に比較して、解析精度をほぼ同レベルに保ちながらライブラリ構築に要する計算時間を約 1/10 に削減できることを確認した。

キーワード 電力マクロモデル、消費電力推定、電力モデルライブラリ、LUT

## An Efficient Algorithm for RTL Power Macro-modeling and Library Building

Masaaki Ohtsuki<sup>†</sup> Masato Kawai<sup>‡</sup> Tatsuya Koyagi<sup>†</sup>, and Masahiro Fukui<sup>†</sup>

<sup>†</sup>Department of Advanced Science and Engineering, Ritsumeikan University

<sup>‡</sup>Department of VLSI System Design, Ritsumeikan University

1-1-1 Noji-Higashi, Kusatsu, Shiga 525-0058, Japan

E-mail: mfukui@se.ritsumei.ac.jp

**Abstract** Due to the rapid growth of the electric systems, efficient and lowpower designs have been highly required. To satisfy these requests, high accurate and high efficient power analysis, to apply lowpower optimization in higher abstraction level, is very important. This paper proposes the new efficient power modeling algorithm which uses LUT. It reduces the size of the LUT drastically, compared to conventional algorithms, and it is expected to make the power analysis and library building high efficient. The experimental results show that our approach reduces the computation time to build the library to one tenth while keeping the accuracy of the power analysis.

**Keyword** Power macro model, Power consumption estimation, Power model library, LUT

### 1.はじめに

近年、半導体微細化技術の進歩により大規模なシステムを1個のLSI上で実現が可能となった。また、高機能なモバイル情報機器の出現に伴い電池での長時間動作に対する要求が高まっている。更に、今後はユビキタス社会の到来により、今まで以上にLSIが様々な電子機器に搭載されると考えられるが、一方では設計期間の長期化や消費電力の増大といった問題が深刻化している。

これらの問題を解決する手段のひとつとして、設計早期の抽象度の高いレベルにおいての高精度な電力推定と解析が有効である。その理由として、設計初期の

自由度の大きい段階では電力の削減効果が大きいこと、設計早期で消費電力が仕様を満たしているかどうかの確認を行うことにより、設計後半での手戻りを大幅減少させることなどが挙げられる。

従来の電力モデルとしては、RTLにおける電力推定手法には組み合わせ回路について、入力信号のみ、あるいは入出力信号両方の統計的な特徴情報を用いて、LUT(Look Up Table)により消費電力をモデル化する手法[1, 2]などが提案されている。また、他には上記の信号の統計情報を用いる手法と論理レベルのサイクルベースによる電力推定手法を組み合わせる手法[4]などがある。いずれの手法も電力推定精度は比較的よい結果

を出しているが、ライブラリ（LUT）の構築時間の長さが問題となっている。

本研究では Look-Up Table(LUT)を用いた新たな高効率電力モデル化手法を提案する。従来の提案手法に対して、LUT の大きさを大幅に削減することができるため、RTL における電力ライブラリ構築において大幅な効率化が行える。

本稿では、2章で RTL における電力推定手法の概要について述べる。次に3章にて、入力信号のモデル化手法とライブラリ構築の方法を述べる。4章では、本手法の有効性を強化するための実験方法について述べる。5章でライブラリ構築時間の削減率と精度検証結果に対する考察を述べる。最後に6章でまとめと今後の展開について述べる。

## 2. RTL 電力推定方法

本稿で述べる電力推定は回路が機能単位に分割されたレジスタトランジスタレベル（RTL）のブロック毎に行われる。RTL ブロック内の論理素子の構成は既知とする。電力モデルの表現方法としては、入力信号の特徴を変数として、数式あるいはテーブルによる関数表現を用いるのが一般的である。

### 2.1. テーブルルックアップ方式の概要




図 1 RTL ライブラリ構築システム

テーブルルックアップ方式を用いたライブラリ構築の流れについて述べる。まず図 1 に示すような回路ブロックに対して 0,1 による様々な入力信号群を与え、消費電力を算出するとともに入力信号の特性をパラメータ化して抽出する。次に抽出したパラメータと算出された消費電力をライブラリとして LUT(Look Up Table)に格納する。電力推定を行う際には推定対象の回路に入力される入力信号の特性を抽出し、それらに最も近い特性を持つ行を LUT 内において探索する。候補が見つかれば、その行に対する電力値を推定結果と

して出力する。つまり、LUT を用いることにより膨大な時間が掛かる電力シミュレーションを行わずに入力信号の情報のみを参照することで電力推定が可能となるという利点がある。

表 1 に従来法による LUT の構築例を示す。平均信号存在確率  $P_{in}$ 、平均信号遷移確率  $D_{in}$ 、空間相関確率  $S_{in}$ 、時間相関確率  $T_{in}$  はそれぞれ回路に入力する信号の特徴を抽出したパラメータである。パラメータには  $S_{in}, T_{in}$  の代わりに出力遷移確率  $D_{out}$  や入力空間相関係数  $SC_{in}$  を用いる例[1]もあり、信号の特性抽出については様々な手法が提案されている。

表 1 LUT の構築例

| No | $P_{in}$ | $D_{in}$ | $S_{in}$ | $T_{in}$ | Power |
|----|----------|----------|----------|----------|-------|
| 1  | $P_1$    | $D_1$    | $S_1$    | $T_1$    | $P_1$ |
| 2  | $P_2$    | $D_2$    | $S_2$    | $T_2$    | $P_2$ |
| :  | :        | :        | :        | :        | :     |
| n  | $P_n$    | $D_n$    | $S_n$    | $T_n$    | $P_n$ |

しかし、この際に問題となる点としては、

- ① テーブルを作成する際の入力信号の特徴分布に偏りがあると、テーブルに登録された特性と大きく異なる信号に対する消費電力推定値の精度の低下を引き起こすこと、
  - ② ライブラリに格納するパラメータ数が増えることによりライブラリ構築に非常に時間がかかること、
- などが挙げられる。

本稿ではこれらの問題を解決するために以下の 2 つのアプローチを採用する。

1. 特性抽出に用いるパラメータ数の削減
2. 信号の特徴分散を考慮した効率的信号作成

以上の手法により、ライブラリ構築時間の短縮と高効率化、高精度な電力推定が可能になる。1.については次節で、2.については3章にて詳細を述べる。

### 2.2. 新パラメータの提案とテーブルサイズの縮小

本手法では、表 1 の従来法の空間相関確率  $S_{in}$ 、時間相関確率  $T_{in}$  の代わりに新しく空間時間同時考慮相関確率  $ST_{in}$  を定義しテーブルを構築する。計算量の多い  $S_{in}$  の抽出方法を改良すると共に  $T_{in}$  の計算も同時にを行うことができる。これにより信号特性を短時間での確に捉えることができ、ライブラリ構築の効率化が可能になる。テーブルの次数も 4 次元から 3 次元に複雑度を減らすことができる。

次に、テーブルを構成するために用いる信号の各々の特徴パラメータの詳細に関しては以下に述べる。式

(2.1)～(2.3)で用いられる  $M$ ,  $N$  はそれぞれ回路の入力端子数、入力信号幅を表す。

#### A. 平均信号存在確率 $P_{in}$

$P_{in}$  は各入力端子について 1 が存在する確率を算出し、全端子において平均をとったものである。

$$P_{in} = \frac{\sum_{j=1}^M \sum_{l=1}^N x_{lj}}{MN} \quad (2.1)$$

#### B. 平均信号遷移確率 $D_{in}$

$D_{in}$  は各入力端子において信号が遷移 ( $0 \rightarrow 1$ ,  $1 \rightarrow 0$ ) する確率を算出し、全端子において平均をとったものである。

$$D_{in} = \frac{\sum_{j=1}^M \sum_{k=1}^{N-1} x_{jk} \oplus x_{j(k+1)}}{M \times (N-1)} \quad (2.2)$$

#### C. 空間時間同時考慮相関確率 $ST_{in}$

$ST_{in}$  は新しく考慮したパラメータであり、入力信号を高さ  $L$ 、幅  $W$  の正方形のボックスを用いて走査するものである。図 2 において入力信号群をボックス単位で捉えた場合を考えると、ボックスの中心にある値と周辺にある値  $x_{lw}$  ( $l=1 \sim L$ ,  $w=1 \sim W$ ) との相関関係を表す。また、式(2.3)の  $b_{ij}$  はボックスの中心の値を表す。

$$ST_{in} = \frac{\sum_{i=(L-1)/2}^{M-(L-1)/2} \sum_{j=(W-1)/2}^{N-(W-1)/2} (b_{ij} \oplus x_{lw})}{(N-W+1) \times (M-L+1)} \quad (2.3)$$

ここで、図 2 において  $ST_{in}$  のボックスサイズ  $L \times W$  ( $L=W$ : 奇数) を設定する際には各入力信号に対して取り得る範囲においてボックスサイズを最小のものから最大のものまで変化させ、ライブラリ構築にかかる時間を測定した。




図 2 ST のボックスサイズ設定




図 3 ボックスサイズとライブラリ構築時間

図 3 は入力端子数 36 の回路 c432 に対して入力信号幅 100 の信号 5000 パターンを用いてライブラリを構築した際に掛かった時間とボックスサイズとの関係を表している。入力信号は全て同じものを使用し、ボックスサイズ  $L \times W$  ( $L=W$ ) を  $3, 5, 7, \dots, 31, 33, 35$  まで変化させた。その結果ボックスサイズが  $25 \times 25$  になるまではライブラリ構築時間は増加し続けるが  $27 \times 27$  以降は減少していくことが分かる。以上の結果より本研究においてはライブラリ構築に掛かる時間が最も短いボックスサイズ  $L \times W=3 \times 3$  を採用した。

### 3. 信号の特徴分散を考慮した電力モデルライブラリの構築

入力信号から抽出するパラメータ間の関係について考察する。先に述べたパラメータ  $P_{in}, D_{in}$  の間には以下のような関係がある。

$$\frac{D_{in}}{2} \leq P_{in} \leq 1 - \frac{D_{in}}{2} \quad (2.4)$$

この関係を図に示すと図 4 に示す形になり、パラメータ  $P_{in}, D_{in}$  は図 4 に示す領域において特性が分布し得ると考えられる。




図 4  $P_{in}, D_{in}$  の分布する領域

従来例ではあまり触れられていないが、 $P_{in}$ ,  $D_{in}$  の特性分布を考慮することは LUT の構築時に非常に重要な要素である。その一例として  $P_{in}, D_{in}$  がこの領域内に均一に分布していない偏った特性を持つ入力信号について LUT を構築した場合を考える。この場合構築した信号特性と大きく異なる信号について電力推定を行う際に、LUT の参照時に特性の近い行が存在しないため実際とはかけ離れた電力値を出力する。つまり電力推定精度の悪化を招いてしまうため汎用性の高い LUT を作成するためには、特性が均一に分布した入力信号作成が不可欠になる。




図 5 マルコフ連鎖による状態遷移

入力信号作成においてはただ単にランダム関数を用いた場合では  $P_{in}$ ,  $D_{in}$  の分布が局所的な塊になってしまい、図 4 の領域を広く分散して満たすことができない。本稿ではこの欠点を補うためにマルコフ連鎖[3]を用いたアルゴリズムにより入力信号 1, 0 を発生させ、パラメータ  $P_{in}, D_{in}$  が領域内に均一に分布するように入力信号を作成した。図 5 にマルコフ連鎖を用いた状態遷移図を示す。まず入力信号を作成する際には現在の状態と次の状態を定義する。図 5 は現在の状態が 1 であれば次の状態が 1 になる確率は  $A\%$ , 0 に遷移する確率は  $1-A\%$  であることを示しており、逆もまた同様である。現在の各状態 1, 0 において次の状態への遷移を決定する確率  $A$ ,  $B$  をランダム関数によって発生させ信号を次の状態へ遷移させる一連の動作を繰り返し行うことにより  $P_{in}$ ,  $D_{in}$  の特性が幅広く分布した入力信号群を作成することができる。

#### 4. 実験手法

まず LUT の構築から精度検証までの流れについて述べる。本稿では従来のように  $P_{in}$ ,  $D_{in}$ ,  $S_{in}$ ,  $T_{in}$  の 4 つのパラメータを用いた場合と、今回提案するパラメータ  $P_{in}$ ,  $D_{in}$ ,  $ST_{in}$  の 3 つを用いた場合での比較を行う。まず最初にマルコフ連鎖を用いて入力信号幅  $N=100$ について 5000 パターンのランダム信号を作成した。次に作成した信号を用いて LUT を構築し、パラメータ抽出に掛かった時間を測定した。最後に 500 パターンのランダム信号について信号特性を抽出し、LUT を参照することにより電力推定を行った。またその際に推定精

度を検証するために「LUT によって求めた消費電力」と「シミュレータによって求めた消費電力」を比較する実験を行った。実験に用いた電力シミュレータには我々が独自に作成したスイッチレベルシミュレータを使用している。




図 6 精度検証の流れ

#### 5. 実験結果

表 2 に今回の実験に用いた ISCAS-85 ベンチマーク回路を示す。左から順にそれぞれ回路番号、入力 PIN 数、出力 PIN 数、ゲート数を表す。

表 2 実験に用いた回路

| 回路番号  | Input | Output | Gate |
|-------|-------|--------|------|
| C432  | 36    | 7      | 160  |
| C499  | 41    | 32     | 202  |
| C880  | 60    | 26     | 383  |
| C1355 | 41    | 32     | 546  |
| C1908 | 33    | 25     | 880  |
| C2670 | 233   | 140    | 1193 |
| C5315 | 178   | 123    | 2307 |
| C7552 | 207   | 108    | 3512 |

#### 5.1. 入力信号生成

本研究では入力信号の生成にはマルコフ連鎖[3]によるアルゴリズムを用いた。マルコフ連鎖とは次の状態を決定する際に現在の値のみを考慮するというものである。今回の手法においては 0, 1 による入力信号を発生させる際に「現在の状態」・「次の状態」を定義し、現在の値を考慮した上でランダム関数によって発生させたある確率を基に次の状態へ遷移するという手法を繰り返し行うことにより  $P_{in}$ ,  $D_{in}$  を広範囲に分布させることができた。




図 7 抽出した  $P_{in}$  と  $D_{in}$  の分布

図 7 に回路 c432( $M=32, N=100$ )を対象として 5000 パターンの入力信号を発生させた際の  $P_{in}$  と  $D_{in}$  の分布を示す。図 4 と比較するとほぼ理想通りの分布を実現できていることが分かる。

## 5.2. パラメータ $ST_{in}$ による効果

今回提案するパラメータ  $ST_{in}$  を用いる事により従来例と比較してライブラリ構築時間の大幅な短縮が可能となった。従来のように  $P_{in}$ ,  $D_{in}$ ,  $S_{in}$ ,  $T_{in}$  の 4 つのパラメータを用いた場合と、今回提案するパラメータ  $P_{in}$ ,  $D_{in}$ ,  $ST_{in}$  の 3 つを用いた場合のライブラリ構築時間の比較を行う際に使用する入力信号は両手法において同じものを用いる。

ライブラリ構築に掛かる時間はパラメータ抽出に掛かる時間と電力シミュレーションに掛かる時間の 2 つが存在するが、入力信号が同じ条件下では両手法において電力シミュレーションに掛かる時間は等しいと考えられるため、今回は特性抽出に掛かる時間のみを考慮する。




図 8 パラメータ抽出に要する時間

図 8 は信号幅 100 の入力信号 500 パターンを用いてライブラリを構築する場合のパラメータ抽出に掛かる時間と回路規模との関係を示している。表 2 より各回路のゲート規模を考慮すると、従来のように 4 つのパラメータを用いた場合は回路の入力端子数が多くなるにつれて特性抽出に掛かる時間が長くなっている。C2670 の場合では最大で 40.89 秒の時間を要している。一方、本手法のように 3 つのパラメータを用いた場合は全ての回路において特性抽出に掛かる時間が 4.093 秒以内に収まっている。以上より、パラメータ  $ST_{in}$  を用いた場合は入力信号が膨大になっても従来の手法よりも短時間で特性を捉えることが出来ることが分かる。実験には HP xw9400 Workstation Dual-Core AMD Opteron™ Processor 2220 2.80GHz, 8.00GB RAM を使用した。

## 5.3. 精度検証

表 3 精度検証結果

| 回路番号  | $P_{in}$ | $D_{in}$ | $ST_{in}$ | $P_{in}$ | $D_{in}$ | $S_{in}$ | $T_{in}$ |
|-------|----------|----------|-----------|----------|----------|----------|----------|
| C432  | 7.75%    |          |           | 10.05%   |          |          |          |
| C499  | 36.62%   |          |           | 34.54%   |          |          |          |
| C880  | 29.27%   |          |           | 28.10%   |          |          |          |
| C1355 | 19.16%   |          |           | 20.76%   |          |          |          |
| C1908 | 8.47%    |          |           | 11.98%   |          |          |          |
| C2670 | 34.21%   |          |           | 31.36%   |          |          |          |
| C5315 | 35.00%   |          |           | 37.86%   |          |          |          |
| C7552 | 28.83%   |          |           | 37.03%   |          |          |          |

表 3 には LUT を参照して得られた電力と実際にシミュレーションによって得られた電力との平均誤差を示す。左から順にそれぞれ回路番号、本手法による誤差、従来例による誤差を表しており、新たなパラメータ  $ST_{in}$  を用いた事により大半の回路において従来例よりも精度の高い電力推定が可能になった。推定精度については誤差にばらつきが見られるが、これらはライブラリの参照方法による誤差であると考えられる。本手法ではライブラリを参照して電力を得る際にパラメータ間の距離が最も近い点の近傍にある複数点を参照する手法を用いる。これによって電力値が大きく異なるものを参照対象から外すことが可能となり、電力推定精度の低下を防ぐ。




図 9 LUT を参照して求めた電力値とシミュレーションにより求めた電力値との比較(単位 :  $\mu\text{W}$ )




図 10 LUT を参照して求めた電力値とシミュレーションにより求めた電力値との比較(単位 :  $\mu\text{W}$ )

図 9, 10 は回路 c432 を用いて 500 回の電力推定を行った場合の推定精度の検証結果であり、図 9 は従来の手法による精度検証結果、図 10 は本手法による精度検証結果である。これらより、精度はほぼ同程度であると観測される。入力信号の特性抽出に用いたパラメータ個数を削減したことによるデメリットは見受けられない。

## 6.まとめと今後の展開

本稿では RTL におけるライブラリ構築の効率的手法について述べた。また、入力信号の特性分布を考慮したライブラリを構築した事に加えて従来例で使用していたパラメータ  $S_{in}, T_{in}$  の代わりに新たなパラメータ  $ST_{in}$  を定義した。その結果としてライブラリ構築時間の高速化と電力推定の高精度化を実現した。

本稿では組み合わせ回路のみを対象としている。順序回路への展開は今後取り組む。また、今回の研究においてはライブラリの構築手法に主眼をおいており、ライブラリ参照方法には単純な手法を採用している。今後、参照方法についても検討が必要である。今後はライブラリの充実や大規模回路を考慮した高精度な電力推定システムの構築に向けて取り組んでいく。

## 謝辞

本研究の一部は H19 年 3 月まで立命館大学 VLSI 最適化工学研究室にて一緒に研究を行った山下優氏、成田大介氏の貢献による。

## 文 献

- [1] S. Gupta and F.N. Najm, "Power modeling for high-level power estimation," *IEEE Trans. on VLSI systems*, vol.8, No.1, pp.18-29, Feb. 2000.
- [2] G. Bernacchia, M.C. Papaefthymiou, "Analytical macromodeling for high-level power estimation", *Proc. ICCAD*, pp.280-283. (1999)
- [3] X. Liu, M.C. Papaefthymiou, "A markov chain sequence generator for power macromodeling," *IEEE Trans. on CAD of integrated circuits and systems*, vol.23, No.7, pp.1048-1062. (Jul. 2004)
- [4] F. Klein, G. Araujo, R. Azevedo, R. Leao, L.C.V. dos Santos, "A multi-model power estimation engine for accuracy optimization", *Proc. International Symposium on Low Power Electronics and Design*, pp.1-6. (2007)
- [5] 井上典之, 大槻正明, 福井正博, "面積・スピードとのトレードオフを考慮した動作レベル電力モデル化手法", 電子情報通信学会技術研究報告, vol. 106, no. 548, VLD2006-151, pp.63-68. (2007.3)
- [6] 山本達也, 山下優, 押川克寛, 福井正博, "データの局所的活性化率を考慮した高精度静的電力解析の一手法", 電子情報通信学会技術研究報告, Vol.105, No.644, VLD2005-110, pp.13-18. (2006.3)
- [7] T. Koyagi, M. Fukui, and R. Saleh, "A flexible power and delay modeling and optimization for small size systems operated by battery", *Proc. ITC-CSCC2007*, pp.449-450. (Jul. 2007)