

## クラスタベース FPGA におけるスモールワールド ネットワーク化配線構造の評価

西岡 勇蔵<sup>†</sup> 飯田 全広<sup>††</sup> 末吉 敏則<sup>††</sup>

† †熊本大学大学院 自然科学研究科 〒 860-8555 熊本市黒髪 2-39-1

E-mail: †nishioka@arch.cs.kumamoto-u.ac.jp, ††{iida,sueyoshi}@cs.kumamoto-u.ac.jp

あらまし ディープサブミクロンプロセスの時代に入り、集積回路内の遅延はスイッチング遅延より配線遅延が支配的になってきている。そのため、大量の配線リソースを持つ FPGA は、製造プロセスの微細化によって受ける恩恵よりも、配線遅延の増大という問題によって性能向上が阻害されている。この問題を解決するため、我々はスモールワールドネットワークと呼ばれるグラフ理論を FPGA 配線構造に適用した新しい配線構造を提案している。提案配線構造は配線遅延の削減を目的としており、従来の規則的な配線構造にショートカットの役割を果たす配線をランダムに少量追加する。これまでに我々は単一 LUT の論理ブロックを持つ FPGA において提案配線構造による遅延の削減を確認した。本稿では、クラスタベースの FPGA を対象として、提案配線構造の評価を行う。その結果、従来の配線構造で遅延の改善が可能な回路に対して、提案配線構造ではクリティカルパス遅延を削減し、クラスタベース FPGA においても提案配線構造の効果が確認できた。

キーワード FPGA, 配線遅延, 配線構造, スモールワールドネットワーク

## Evaluation of the Small-World Network Routing Structure for Cluster Based FPGAs

Yuzo NISHIOKA<sup>†</sup>, Masahiro IIDA<sup>††</sup>, and Toshinori SUEYOSHI<sup>††</sup>

† † Department of Mathematics and Computer Science, Graduate School of Science and Technology,  
Kumamoto University, 2-39-1 Kurokami, Kumamoto-shi, 860-8555 Japan

E-mail: †nishioka@arch.cs.kumamoto-u.ac.jp, ††{iida,sueyoshi}@cs.kumamoto-u.ac.jp

**Abstract** In deep sub-micron process, the wire delay exceeds the switching delay. The wire delay is dominant in the total delay. FPGA receives a benefit by using new process technologies. However, the problem of the wiring delay is influential more than it. FPGA device has a lot of wire make matter worse. For these reasons, performance advances is obstructed in FPGA. In order to solve it, we propose a new routing structure which apply the Small-World Network to FPGA routing structure. It reduces the wire delay by adding a few random wires to regular routing structure. Our routing structure achieved the reduction of the delay in the architecture without cluster based FPGAs before now. In this paper, we evaluate our routing structure for cluster based FPGA. As a result, our routing structure also reduced the critical path delay for some circuits which can expect an improvement in cluster based FPGAs.

**Key words** FPGA, Wire delay, Routing Structure, Small-World Network

### 1. はじめに

FPGA (Field Programmable Gate Array) は実装するアプリケーションに応じて回路構成を変更可能な LSI (Large Scale Integration) である。製品出荷後に様々な回路に変更可能であるため、特定用途向けの集積回路である ASIC (Application

Specific Integrated Circuit) と比較すると開発費が低く、設計期間を短縮できるという利点がある。よって、頻繁に仕様が変更される通信機器等において普及している。しかし、FPGA には様々な課題がある。その 1 つに、配線遅延による問題が挙げられる。FPGA では、柔軟性を実現するためデバイスの大部 分が配線リソースで占められている。このため、FPGA 上の遅




図 1 Island-Style 型 FPGA の概略図




図 2 Logic Block の内部構成




図 3 Xilinx 社 XC4000X シリーズにおける配線構造

延において配線遅延が支配的になる [1]。また上記で述べたように、FPGA は集積密度を上げるために最先端のプロセスで製造されている。ディープサブミクロンプロセスでは、配線が細くなり配線間隔が狭くなる。これにより、配線抵抗と配線容量が共に増加し配線遅延が増加する。以上の点から、製造プロセスの微細化が進むにつれ、FPGA の配線遅延問題はより深刻化している [1] [2]。この問題を解決するため、我々は FPGA 配線構造のスマールワールドネットワーク化を行っている [3]。スマールワールドネットワークとは、近傍に存在するノード間にに関しては密な接続関係にありながら、遠く離れたノードとは少ないステップで到達可能な性質を持つネットワーク構造である。FPGA 配線構造のスマールワールドネットワーク化は、スマールワールドネットワークの性質を FPGA 配線構造に適用することにより、配線遅延を削減するというものである。これまでに我々は単一の LUT (Look Up Table) から成る論理ブロックを持つ FPGA (以下、単一論理ブロック FPGA) において提案配線構造による遅延の削減を行った [4]。しかし、現代の商用 FPGA では複数の LUT と Flip Flop から成る論理ブロックを持つ FPGA (以下、クラスタベース FPGA) を採用している。クラスタベース FPGA では論理ブロック外部の接続を論理ブロック内部に取り込むことで外部配線の使用量を減少させる。そのため、クラスタベース FPGA では提案配線構造に影響があると考えられる。本稿では、クラスタベース FPGA を評価モデルとして、スマールワールドネットワークを適用した配線構造 (以下、SWN 化配線構造) のクリティカルパス遅延評価を行い、クラスタベース FPGA において提案配線構造の効果を評価する。以下、第 2 章では、適用対象の FPGA のアーキテクチャについて解説する。第 3 章では、FPGA 配線構造に適用するスマールワールドネットワークについて紹介し、スマールワールドネットワークの適用方法を述べる。第 4 章では、評価モデルと評価方法について説明し、第 5 章では、評価結果について考察する。最後に第 6 章では、本稿のまとめと今後の展開について述べる。

## 2. クラスタベース FPGA

本章では、SWN 化配線構造の対象となるクラスタベース

FPGA のアーキテクチャと論理ブロック、配線構造について紹介する。

### 2.1 Island-Style 型 FPGA

Island-Style 型 FPGA は、Xilinx 社の XC4000 シリーズや Virtex シリーズが採用しているアーキテクチャである [5]。図 1 に Island-Style 型 FPGA の概略図を示す。Island-Style 型 FPGA は LB (Logic Block) が 2 次元アレイ状に配置され、LB の間を配線が格子状に張り巡らされている。また、配線上には SB (Switch Block) と CB (Connection Block) が配置されている。さらに、周囲には外部との信号の入出力に用いる IOB (I/O Block) が用意されている。LB は配置配線により組合せ回路や順序回路を実現できる基本ユニットである。SB は水平方向と垂直方向に張り巡らされた配線の交差部分に配置されている。SB 内のスイッチの種類として、パストランジスタとトライステートバッファの 2 種類が存在する。CB は配線と LB を接続するスイッチであり、マルチプレクサとパストランジスタで構成されている。SB と CB は内部のスイッチの ON/OFF によって配線に流れる信号を制御する。

### 2.2 クラスタベース論理ブロック

図 2 にクラスタベース FPGA の論理ブロック構造を示す。LB は複数の BLE (Basic Logic Element) によって構成される。BLE は組合せ回路を実装可能な LUT と値を保持する Flip Flop、そしてマルチプレクサから成り、任意の組合せ回路や順序回路を実現できる。LB 内の BLE は LB 外部の配線より高速な内部配線で接続されており、単一論理ブロック FPGA で構成する場合に比べ、外部配線の使用量を減少させる効果がある。

### 2.3 配線構造

Island-Style 型 FPGA の配線構造は、配線長が異なる数種類の配線リソースで構成されている。図 3 に Xilinx 社の XC4000X シリーズの配線構造の概略図を示す。XC4000X シリーズには、4 種類の配線リソースが用意されている。single ラインは隣接する SB を直接接続する配線リソースである。double ライン、




図 4 スモールワールドネットワークの 2 次元モデル

*quad* ラインはそれぞれ 2 つ先、4 つ先の SB と直接接続する。*long* ラインはデバイスの端から端を接続するデバイス長の配線リソースである。配線リソースの種類やリソース量はデバイスのシリーズまたは、バージョンによって異なる。本稿では、デバイスの両端に渡る配線の列をトラックと呼び、トラックの束を配線チャネルと呼ぶ。

### 3. FPGA 配線構造の スモールワールドネットワーク化

本章では、まずスモールワールドネットワークについて説明し、次にスモールワールドネットワークを配線構造に適用する方法について述べる。

#### 3.1 スモールワールドネットワーク

スモールワールドとは、社会心理学の分野で生まれた概念である。旅先やパーティーなどで初対面の人と話していると、偶然にも共通の知人を見つけて驚く、という経験を誰もがしたことがあるだろう。これがスモールワールド現象であり、この現象について長い間社会心理学の分野で研究されていた [6]。そして、1998 年に D.J. Watts がスモールワールドをグラフにおける特徴量として定式化して以来、計算機科学の分野で注目されるようになった。[7]。Watts が定式化したグラフにおける特徴量は以下の 2 つである。

- L(characteristic path length): グラフ内の任意の 2 ノードの組合せにおける最短パスの長さを、全ての組合せについて平均化した値。
- C(clustering coefficient): あるノードと隣接している 2 つのノード同士が互いに隣接している確率。あるノードを  $v$  とし、その  $v$  と接続する  $k$  個のノード同士が接続し得る最大のエッジ数は  $kC_2$  となる。ここで実際に接続しているエッジ数が  $E_k$  とすると、ノード  $v$  と隣接している 2 つのノードが互いに隣接している確率  $C_v$  は  $E_k/kC_2$  となる。この全ての  $C_v$  の値を平均化した値が  $C$  である。人間関係に例えると、共通の知人を持つ 2 人が直接知り合いである確率を表す。

ノードを SB、エッジを配線と置き換え、この 2 つの特徴量を FPGA 配線構造で表すと、 $L$  はある 2 点の SB を接続する場合に通過する SB 数の平均を表し、 $C$  は 1 ステップで到達可能な SB 数の割合の平均を表す。即ち  $L$  の値が小さい程、通過する SB 数が少ないため遅延が小さくなり、 $C$  の値が大きい程、到達可能な SB 数が増加するため柔軟性が大きくなる。これか




図 5 SW ラインの追加方法




図 6 SW ラインの接続例

ら、 $L$  の値が小さく  $C$  の値が大きいグラフ構造は FPGA 配線構造に適しているといえる。スモールワールドは近傍のノード間は密な接続関係でありながら、遠く離れたノードとは少ないステップ数で到達可能な性質を持つ。特徴量を用いて表現するとスモールワールドは  $L$  の値が小さく、 $C$  の値が大きいネットワーク構造となる。

M.E.J Newman らは特徴量を用いて  $d$  次元におけるスモールワールドネットワークのモデルを定義した [8]。図 4 はスモールワールドネットワークの 2 次元モデルである。Regular グラフは規則的に接続されているため特徴量  $L$ 、 $C$  は共に大きい。Regular グラフに対して、ランダムに選ばれたノード間を接続するエッジの追加を行う。Regular グラフの総エッジ数を  $E$  本、追加する割合を  $p$  とすると、追加するエッジの本数は  $pE$  本となる。 $C$  の値は Regular グラフと同様に大きく、 $L$  の値のみ小さくなり、2 次元モデルのスモールワールドネットワークを実現できる。

#### 3.2 配線構造のスモールワールドネットワーク化

ここで SWN 化配線構造の適用方法について述べる。スモールワールドネットワークを適用する配線構造として、2 章で紹介した Island-Style 型 FPGA の配線構造を対象とする。図 5 にショートカットの役割を果たす配線（以下、SW ライン）の追加方法を示す。適用前の配線構造（以下、レギュラー配線構造）の配線チャネルに single トラックが  $n$  本存在すると仮定

表 1 評価モデル

Device Model	XC4000X				Virtex
Cluster size	1	4	8	16	4
Device size	48×48	24×24	17×17	12×12	24×24
# of Tracks	32	56	64	88	44

表 2 配線リソースの内訳

Wire segment	XC4000X	Wire segment	Virtex
single	0.25	single	0.18
double	0.125	hex	0.73
quad	0.375	long	0.09
long	0.25		




図 7 評価フロー

する。このときレギュラー配線構造の各 single トラックは図 5 に示すように single ラインからなる 2 次元のトラック（以下、トラックメッシュ）に分解できる。トラックメッシュに注目すると、トラックメッシュ内の SB と single ラインをそれぞれ図 4 のノードとエッジとみなす事ができる。M.E.j Newman の定義に基づき、各トラックメッシュに対して SW ラインをランダムに追加し、スマールワールドネットワーク化を行う。追加する SW ラインの本数は、トラックメッシュが  $E$  本の配線を持つ場合  $pE$  本の SW ラインを追加するため、全体で  $npE$  本となる。図 6 にレギュラー配線構造と SW ラインの接続例を示す。SW ラインの接続は LB と single ラインにのみ接続する。また、SW ラインは X Architecture [9] という斜め配線技術を使用すると仮定し、斜め 45° または 135° の配線部分を持つラインとする。この斜め配線技術を取り入れる事により、レギュラー配線構造上で 2 点の SB を接続する場合に比べ、スイッチ段数だけでなく物理的な配線長も短縮し配線遅延の削減が可能である。SW ラインを追加することで配線構造のスマールワールドネットワーク化を行うが、ランダムに追加するため複数の SW ラインが交差するケースが発生する。これは SW ラインに要する配線層の増加を意味する。以上の点から、SW ラインの配線層が 2 層で収まるような制約下でランダムに追加を行う。

#### 4. 評価方法

本章では、対象となるクラスタベース FPGA の詳細と評価方法について述べる。

これまで我々は、単一論理ブロックの XC4000X シリーズに

表 3 MCNC ベンチマーク回路

Name	# of LBs	# of IOBs
alu4	1,522	22
apex2	1,878	41
apex4	1,262	28
diffseq	1,497	103
ex5p	1,064	71
misex3	1,397	28
s298	1,931	10
tseng	1,047	174

表 4 配線リソースの詳細

Length of wire segment	XC4000X		Virtex	
	Regular	SWN	Length of wire segment	# of tracks
Single line	8	8	Single line	9
Double line	4	4	Hex line	45
Quad line	12	12	Long line	15
Long line	8	0	SW line	0
SW line	0	-	Total	69
Total	32	24	Virtex	54

において、SWN 化配線構造によるクリティカルパス遅延の削減を行った [4]。本稿では、まず XC4000X シリーズを評価モデルとして数種類のクラスタサイズを用意し、SWN 化配線構造の評価を行う。クラスタリング処理を行うことで論理ブロック外部の接続が内部に取り込まれ、外部配線の使用量は減少する。数種類のクラスタサイズで評価することで、外部配線の使用量減少による提案配線構造の遅延削減を評価する。統いて商用 FPGA として使用されている Virtex モデルを対象モデルとして用い、SWN 化配線構造が現在の FPGA デバイスに対して効果があるか評価する。

#### 4.1 評価モデル

表 1 に評価に用いるデバイスモデル、表 2 に各デバイスの配線リソースの内訳を示す。XC4000X シリーズではクラスタサイズ 1, 4, 8, 16 の 4 種類の評価モデルを用意した。デバイスサイズは LB 使用率の変化による結果への影響を少なくするために、各クラスタサイズによって変更している。トラック数は各ベンチマーク回路に対して実装可能な最小限のトラック数を求め、その中の最大トラック数に対して 1.3~1.5 倍のトラック数を設定している [10]。トラック数も同様にクラスタサイズ毎に設定する。これは各クラスタサイズで使用するトラック使用率を一定のものにするためである。Virtex モデルは XC4000X シリーズと同等の LB 使用率にするため、デバイスサイズは 24 と設定した。トラック数も XC4000X シリーズと同様の方法で設定している。

#### 4.2 評価フロー

評価フローを図 7 に示す。遅延評価を行うにあたりトロント大学で開発された代表的な配置配線ツールである VPR (Versatile Place and Route) ver.4.30 [11] を使用する。VPR における配置処理は、乱数によって初期配置を決定し処理を行う。そのため、乱数シードが異なると配置結果が異なり、配線後の結果




図 8 XC4000X シリーズのクリティカルパス遅延

にも影響してくる。また、SWN 化配線構造も同様に、乱数によって SW ラインの追加する位置を決定している。信頼性の高い結果を得るために、配置では 10 種類の配置結果、SWN 化配線構造では各割合に対して 5 パターンの SWN 化配線構造を用意する。まず、VPR を用いて 10 種類の配置ファイルを出力する。各配置結果に対し、レギュラー配線構造で配線を行い配線結果を出力する。SWN 化配線構造では、レギュラー配線構造と同じ配置結果を使用し、SWN 化配線構造に対応した VPR (以下、VPR\_for\_SWN) で配線を行う [4]。その結果、1 つの回路に対してレギュラー配線構造では 10 通り、SWN 化配線構造では 150 通りの出力結果が得られる。これらの結果からクリティカルパス遅延を比較して評価を行う。製造プロセスは PTM (Predictive Technology Model) 65nm を用いる [12]。LUT の入力数は 4 と設定した。評価には、表 3 に示す 8 種類の MCNC ベンチマークを使用する [13]。表 4 は XC4000X シリーズのクラスタサイズが 1 の場合と Virtex モデルの配線トラックの詳細である。ここで各 SWN 化配線構造では、ランダムに配線を追加するためトラック単位では存在しない。ディープサブミクロンプロセスでは、単位長辺りの配線遅延が増加し、long ラインの使用率が減少する [3]。したがって、SWN 化配線構造では long ラインを取り除く。ここで long ラインは垂直、水平方向に配線されているため配線層は最低でも 2 層必要になる。SWN 化配線構造では 3.2 章で述べたように SW ラインを配線する層は 2 層としている。これより、レギュラー配線構造と SWN 化配線構造の総配線層数は等しくなり、配線層数に關しても適切であるといえる。

## 5. 評価結果と考察

この章では、XC4000X シリーズの各クラスタサイズと Virtex モデルについて評価を行う。図 8、及び図 9 にレギュラー配線構造と SWN 化配線構造におけるクリティカルパス遅延のグラフを示す。X 軸は各ベンチマーク回路名を表す。Y 軸はクリティカルパス遅延を表し、レギュラー配線構造における最小クリティカルパス遅延を基準として、正規化した結果を表す。グラフ内の Regular はレギュラー配線構造、SWN は SWN 化配線構造の結果を表す。1 つの回路に対して Regular は 10 個、SWN は各割合に対してそれぞれ 50 個プロットされている。これは、乱数によって生じる結果のはらつきが、SWN 化配線構造の効果によって変化があるか評価するためである。グラフ中に水平に引かれているラインは配置処理の終了時に算出されるレギュラー配線構造における予測クリティカルパス遅延の平均である。予測クリティカルパス遅延とは、配線リソースの競合を無視して配線を行った場合におけるクリティカルパス遅延である。したがって、結果が平均予測クリティカルパス遅延に収束する程、遅延が改善されているといえる。

### 5.1 XC4000X シリーズ

XC4000X シリーズの各クラスタサイズにおけるクリティカルパス遅延を図 8(a), (b), (c), (d) に示す。まず図 8(a) のグラフに注目すると alu4, apex2, apex4, misex3, ex5p の 5 つの回路において、SWN ではクリティカルパス遅延の改善が見られ、他の回路では Regular とほぼ変わらない結果となる。各結果の平均予測クリティカルパスに注目すると、Regular と平均予測クリティカルパス遅延とのギャップが大きい回路のクリティカルパス遅延が改善されている。これは、レギュラー配線




図 9 Virtex モデルのクリティカルパス遅延

構造の場合、実際に配線を行うと配線リソースの競合を避けるため、遅延が小さいパスには長距離の接続に用いる quad ラインの変わりに、短距離の接続に用いる single ラインや double ラインが割り当てられる。single ラインや double ラインは長距離の接続には適しておらず遅延が大きくなる。したがって、最終的にそのパスがクリティカルパスとなってしまう。しかし、SWN 化配線構造では、single トラックに SW ラインが存在するため、ショートカットの役割を果たしきriticalパスになりにくい。このことから、SWN 化配線構造では遅延が削減されている。一方、ギャップが小さい回路では Regular の段階で十分な配線リソースが存在し、競合が起きず配線が行われているため、SWN 化配線構造ではこれ以上の改善が見込めない。

図 8(b), (c), (d) を比較すると、クラスタサイズが大きくなると Regular と予測クリティカルパス遅延のギャップは小さくなる。これからクラスタリング処理によって配線リソースの競合が少なくなっていることが確認できる。また図 8(c), (d) に注目すると、apex2, apex4, ex5p では SWN の方が遅延が増加する。これらの回路は他の回路と比べ long ラインの使用率が高い。またデバイスサイズが小さくなるため、さらに long ライン使用率が増加する。そのため long ラインを削除した SWN 化配線構造では代わりに single ラインを割り当てるため遅延が増加している。特にクラスタサイズが 4 の apex2 とクラスタサイズが 16 の ex5p では大幅に遅延が増加している。この遅延結果を調べると SW ラインの使用率は高いが、クリティカルパスでは SW ラインが使用されていないため遅延が大幅に増加している。しかし割合  $p$  が増加すると使用される SW ラインの絶対数が増加するため、クリティカルパス遅延は削減される。割合  $p = 5\%$  では Regular より遅延が改善されている。また、全クラスタサイズを通して SWN 化配線構造による遅延削減が確認できる。

## 5.2 Virtex モデル

次に Virtex モデルでの遅延評価を行う。Virtex モデルでのクリティカルパス遅延の結果を図 9 に示す。XC4000X に比べ予測クリティカルパス遅延とのギャップが小さくなっている。これは、XC4000X と異なり遅延が小さい hex ラインが大量に

用意され、遅延の大きい single ラインが少ないためである。しかし、apex2 のように Regular とのギャップが大きい回路では SWN では改善が見られる。また割合  $p$  が増加すると、さらに遅延の改善率が増加することが確認できる。

## 6. まとめと今後の課題

本稿では、クラスタベース FPGA を評価モデルとして提案配線構造のクリティカルパス遅延について評価した。その結果、SW ラインの追加本数が少ない場合ではクラスタサイズが大きくなると従来の配線構造よりクリティカルパス遅延が増加した。しかし、SW ラインの追加本数が増加すると、遅延が増加した回路も遅延の削減が見られた。また現在の商用 FPGA に近い Virtex モデルでは XC4000X シリーズに比べ、効果は少ないが追加本数が増えると遅延削減効果が確認できた。以上の点から提案配線構造はクラスタベース FPGA においても遅延削減が可能な FPGA アーキテクチャであるといえる。

しかし、SWN 化配線構造にはまだ課題が残っている。今回は割合  $p$  によって提案配線構造の評価を行った。今後は 2 層の配線層に限界まで SW ラインを追加し、追加本数と遅延の削減効果について調査する必要がある。また、提案配線構造はランダムに SW ラインを追加するため、使用されにくい SW ラインも追加される。このような配線の追加を防ぐため、効果的な SW ライン長の調査も必要である。最後に規則的に SW ラインを追加した配線構造と提案配線構造を比較し、ランダム性の効果に関する調査も今後の課題である。

## 文 献

- [1] M. Sheng and J. Rose, "Mixing buffers and pass transistors in FPGA routing architectures," Proc. International Symposium on Field Programmable Gate Array, pp.75-84, Feb. 2001.
- [2] R. Ho, K.W. Mai, and M.A. Horowitz, "The future of wires," Proc. IEEE, pp.490-504, Apr. 2001.
- [3] Tsukihiko H., Iida M., and Sueyoshi T., "APPLYING THE SMALL-WORLD NETWORK TO ROUTING STRUCTURE OF FPGAs," Proc. of 15th International Conference on Field Programmable Logic and Applications, pp.65-70, Aug. 2005.
- [4] 西岡勇蔵, 月足彌, 飯田全広, 末吉敏則, "スマールワールドネットワーク化配線構造の詳細遅延評価," 電子情報通信学会技術研究報告 RECONF2007-8, Vol.107 No.41, pp.43-48, May. 2007.
- [5] Xilinx, Virtex-II Platform FPGA Handbook, 2000.
- [6] 松尾豊;"スマールワールドとチャンス発見," 人工知能学会誌 Vol.18, No.3, 2003.
- [7] D.J. Watts, Small worlds: the dynamics of networks between order and randomness, Princeton, 1999.
- [8] M.E.J. Newman, and D.J. Watts, "Scaling and percolation in the small-world network model," Physical Review E, vol.60, pp.7343-7348, Dec. 1999.
- [9] "X initiative," <http://www.xinitiative.org/>.
- [10] V. Betz, J. Rose, and A. Marquardt, Architecture and CAD for Deep-Submicron FPGAs, Kluwer Academic Publishers, 1999.
- [11] V. Betz, VPR and T-VPack User's Manual (Version 4.30) , 2000.
- [12] "Predictive Technology Model (PTM)," <http://www.eas.asu.edu/~ptm/>.
- [13] "IWLS'93 Benchmark Set: Version 4.0," <http://www.cbl.ncsu.edu:16080/benchmarks/LGSynth93/>.