WEKO3
アイテム
スイッチング確率を考慮した prefix graph 合成手法の改良について
https://ipsj.ixsq.nii.ac.jp/records/26791
https://ipsj.ixsq.nii.ac.jp/records/267914e082740-fed8-47cf-9743-bee73fb54b36
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2008 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2008-05-01 | |||||||
タイトル | ||||||||
タイトル | スイッチング確率を考慮した prefix graph 合成手法の改良について | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | improvement of switching activity aware algorithm for prefix graph synthesis | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
早稲田大学大学院情報生産システム研究科 | ||||||||
著者所属 | ||||||||
早稲田大学大学院情報生産システム研究科 | ||||||||
著者所属 | ||||||||
九州大学大学院システム情報科学研究院 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Information, Production and Systems Waseda University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Information, Production and Systems Waseda University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Information Science and Electorical Engineering, Graduate School of Kyushu University | ||||||||
著者名 |
松永, 多苗子
× 松永, 多苗子
|
|||||||
著者名(英) |
Taeko, Matsunaga
× Taeko, Matsunaga
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Prefix graph は parallel prefix adder の概略構造を表現するもので、加算器の、テクノロジに依存しないレベルでの構造を探索するために用いることができる。Prefix graph に対しては、これまでにタイミング制約下でのノード数最小化問題を対象として、動的計画法による面積最小化、および、再構築による面積削減の2つのプロセスからなる合成手法が提案されている。また、消費電力の一つの要因であるスイッチング確率に対する適用も提案されているが、ノード数に比べて効果があがっていなかった。本稿では、スイッチング確率を考慮した prefix graph 合成手法として、動的計画法プロセスにおけるコストに、再構築プロセスの効果を見積り補正を加える手法を提案する。特に入力タイミング制約や入力が1である確率がビットごとに一様ではない場合を例に実験結果を示し、アプローチの効果と課題を考察する。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | A prefix graph represents a global structure of a parallel prefix adder, and can be utilized to search various adder structures at technology independent level. An approach for timing-driven area minimization has been proposed which consists of two phases, dynamic programming based area minimization and area reduction with restructuring. This approach is also applied to minimize the total switching activity which is one factor which affects power consumption, though it is not so effective as area minimization. In this paper, an approach is proposed which integrates the effect of the restructuring phase into dynamic programming phase to improve ability of switching cost minimization. Effects and issues of our method are discussed through experimental results. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 2008, 号 38(2008-SLDM-135), p. 31-36, 発行日 2008-05-01 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |