WEKO3
アイテム
レジスタ分散型アーキテクチャを対象としたフロアプラン指向高位合成のためのマルチプレクサ削減手法
https://ipsj.ixsq.nii.ac.jp/records/26762
https://ipsj.ixsq.nii.ac.jp/records/2676222828074-0394-4f8e-a97c-a7aba15942dc
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM08137025.pdf (1.2 MB)
|
Copyright (c) 2008 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2008-11-10 | |||||||
| タイトル | ||||||||
| タイトル | レジスタ分散型アーキテクチャを対象としたフロアプラン指向高位合成のためのマルチプレクサ削減手法 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A Multiplexer Reducing Algorithm in Floorplan-Aware High-level Synthesis for Distributed-Register Architectures | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 早稲田大学大学院基幹理工学研究科情報理工学専攻 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学大学院基幹理工学研究科情報理工学専攻 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学大学院基幹理工学研究科情報理工学専攻 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学大学院基幹理工学研究科情報理工学専攻 | ||||||||
| 著者所属 | ||||||||
| 早稲田大学大学院基幹理工学研究科情報理工学専攻 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Computer Science and Engineering, Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Computer Science and Engineering, Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Computer Science and Engineering, Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Computer Science and Engineering, Waseda University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of Computer Science and Engineering, Waseda University | ||||||||
| 著者名 |
遠藤, 哲弥
× 遠藤, 哲弥
|
|||||||
| 著者名(英) |
Tetsuya, Endo
× Tetsuya, Endo
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | リソース共有型の高位合成において，バインディング結果として演算器やレジスタの入力側にマルチプレクサが挿入されるマルチプレクサ数の増加は回路の面積増加や性能低下の原因となるため，高位合成の段階で考慮する必要がある．本稿では，レジスタ分散型アーキテクチャを対象としたフロアプラン指向高位合成のためのマルチプレクサ削減手法を提案する．提案手法は，データ転送回数テーブルを利用したスケジューリング / FU バインディング手法，演算ノードの割当コントロールステップならびに割当 FU の局所変更を行う FU Connect Reduction 手法，モジュール間ポート再割当を行う Port Re-Assignment 手法，の 3 手法によりマルチプレクサ数を削減する．対象とする高位合成に提案手法を組み込む事で，平均で 15.4% のマルチプレクサ数，9.9% の面積が削減でき有効性を確認した． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | In high level synthesis for resource shared architecture, multiplexers are inserted between registers and functional units as a result of binding. Multiplexer reduction is necessary for area and performance of synthesized circuit. In this paper, we propose multiplexer reducting algorithms in floorplan-aware high-level synthesis for distributed-register architectures. These algorithms can reduce the number of multiplexers for conventional high-level synthesis. We show effectiveness of the proposed algorithm thorough experimental results. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 2008, 号 111(2008-SLDM-137), p. 145-150, 発行日 2008-11-10 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
