スレッドレベルと命令レベルの並列度を利用したVLIWプロセッサ

• Item type: SIG Technical Reports(1)
• 公開日: 2000-05-25
• タイトル: スレッドレベルと命令レベルの並列度を利用したVLIWプロセッサ
• タイトル / 言語: en
• タイトル: A VLIW Pocessor Using Both Thread -level and Instruction- level Parallelism
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 琉球大学工学部情報工学科
• 著者所属: 琉球大学工学部情報工学科
• 著者所属(英): en
• 著者所属(英): Department of Information Engineering, Faculty of Engineering, University of the Ryukyus
• 著者所属(英): en
• 著者所属(英): Department of Information Engineering, Faculty of Engineering, University of the Ryukyus
• 著者名: 島尻, 寛之; 吉田, たけお
• 著者名(英): Hiroyuki, Shimajiri; Takeo, Yoshida
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: VLIWプロセッサは，命令レベルの並列性を利用して性能を向上させている．しかし，命令レベルの並列度には限界があるため，実行ユニットを多く実装したVLIWプロセッサほど性能を引き出すことが難しくなる．そこで，本稿ではマルチスレッドの考え方をVLIWに適用する．提案するVLIWプロセッサは，実行するスレッドをメインとサブに分け，メインスレッドでは命令レベルの並列性を利用し，通常のVLIWプロセッサと同様に処理する．さらに，スレッドレベルの並列性を利用して，サブスレッドの命令をメインスレッドのNOP命令の代わりに実行し，VLIWプロセッサのスループットの向上を実現する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: VLIW processors' performance has been improved by using instruction-level parallelism. But it is difficult to achieve improvement in the performance of VLIW processor which implemented many execution units. Because the instruction-level parallelism has a limitation of control dependencies. In this paper, we propose a VLIW based instruction merge processor (VIM processor which improves throughput. VIM processor uses not only instruction-level parallelism but also thread-level parallelism. We show the effectiveness of VIM processor by presenting experimental result.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10444176
• 書誌情報: 情報処理学会研究報告システムソフトウェアとオペレーティング・システム（OS）; 巻 2000, 号 43(2000-OS-084), p. 1-8, 発行日 2000-05-25
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会