

図形情報処理用マイクロプログラム制御計算機

小柳 滋, 柴山 潔, 富田真治, 萩原 宏
(京都大学工学部情報工学教室)

1. まえがき

最近集積回路技術の進歩により、LSI、MSIが安価で容易に手に入るようになり、大学、研究所のような所でも計算機を設計、製作することが比較的容易になってきた。このような状況のもとに我々も図形処理の高速化を達成し、また他の種々の応用にも適用できるようなアーキテクチャを持つ高速な計算機を設計し、製作している。

我々の研究室では、オンライン知能端末の研究としてミニコンピュータを中心とした図形処理システムの研究を行なっている。更に我々はミニコンシステムを用いて動的な図形処理を行なうことを検討しているが、動的な図形処理では配列演算の処理にばう大な時間を費し、これをリアルタイムで行なうことはミニコンではほとんど不可能である。そこで我々は千本のベクトルからなる図形の運動をリアルタイムで処理できる能力をもつ計算機を新たに設計してミニコンと結合して用いることを考えた。

なお、図形処理、画像処理、信号処理等をリアルタイムでおこなう専用マシンは、これまでもいろいろ開発されている。図形処理用としてはBrown Univ.のSIMALE⁽⁵⁾, Argonne Univ.のAMP⁽⁶⁾等、画像処理用としてはNIH(National Inst. of Health)のマシジ⁽⁷⁾, 阪大のパターンプロセッサ⁽⁸⁾等、信号処理用としては慶大のKSP⁽⁹⁾等があり、各々アーキテクチャ上にユニークな特徴をもち、並列処理、パイプライン処理等を利用して高速化を達成している。

我々はこの計算機を設計するにあたって、これらのマシンと同様に並列処理により高速化をはかり、更に柔軟性のあるアーキテクチャによって種々の応用に役立てることをめざした。

本文では、以下本計算機のアーキテクチャとその特徴、ハードウェア構成、応用の検討について述べる。

2. アーキテクチャとその特徴

本計算機の概略図を図1に示す。本計算機は4ケのALU(算術論理演算装置)によるレジスタ・レベルでの並列処理方式と、ダイナミック・マイクロプログラミング方式により処理の高速化を達成している。以下、この2つのアーキテクチャ上の特徴について説明する。

2.1 レジスタ・レベルでの並列処理方式

並列処理方式は、共有されるメモリの階層について次の3つのレベルに分類できる。

- 1) レジスタ・レベル
- 2) 主記憶レベル
- 3) チャンネルを通したファイルのレベル

本計算機では、大量均一なデータのシンプルな演算の多いリアルタイム処理を主な応用目的としており、処理自体が本質的な並列性を含んでいる。従って

1) のレジスタ・レベルでの並列処理方式を採用し、4ケのALUがワークレジ




図1. 図形情報処理用マイクロプログラム制御計算機の概略図

スタを共有しつつ並列に動作する構成をとった。また、4ケのALUを同一マイクロ命令の異なるフィールドで制御するMIMD方式(Multi Instruction Multi Data)を採用した。マイクロ命令の順序制御は1ヶ所に集中しているため、プロセスの同期問題は生じない。また4ケのALUは同じ、あるいは異なるワークレジスタを同時にアクセスでき、レジスタの競合も生じない構成をとっている。

2.2 ダイナミック・マイクロプログラミング方式

処理の高速化を実現するオ2の方法として、マシン命令のレベルを上げ、計算機を各種応用に適応させることのできる可変構造にするために、書き換え可能な制御記憶をもつマイクロプログラム(以下MPと略す)制御方式を採用した。また並列処理の効果を生かすために、語長160ビットの水平型マイクロ命令形式とした。

1語160ビットは普通の計算機に比べかなりビット数が多く、コスト的に制御記憶の語数を大きくとることができない。そこで我々はμ命令に2種の形式を設け、並列処理ができないときには1語80ビットとすることにより制御記憶の節約をはかっている。また制御記憶を仮想記憶方式にして、必要に応じて制御記憶の入替えをおこなうことにより、制御記憶の容量を小さくしている。

3. ハードウェア構成

3.1 演算装置

ALUの演算はOP部で指定される。各ALU毎に異なるOP部が制御するマイクロ命令レベルでのMIMD方式である。このALUの特徴としては、ハードウェアによる16ビット×16ビットの乗算器が装備されていること、強力なシフト演算機能(1, 2, 3, 4ビット)、ALU入力に対するマスク機能、16ビットの定数発生機能、定数演算機能、4つのALUを連結した最大64ビットまでの倍長演算機能等がある。表1にOP部の機能を示す。

またALUの入出力に対してバイト毎の操作が容易に行えるようにM1, M2, M3部で図2のようなバイト演算機能をもつ。

OP部	φ	1	2	3
φ	NOP	SUB	SRLN 1	SRAN 1
1	CONS	SUBD	" 2	" 2
2	MPYI	SUBC	" 3	" 3
3	MPYR	SCR	" 4	" 4
4	AND	ISB	SLLN 1	SLAN 1
5	OR	ISBD	" 2	" 2
6	EXOR	ISBC	" 3	" 3
7		SCL	" 4	" 4
8	ADD	SRA D 1	SRL D 1	SRLC
9	ADDD	" 2	" 2	SRAC
A	ADDC	" 3	" 3	
B	ACR	" 4	" 4	
C		SLAD 1	SLL D 1	SLLC
D		" 2	" 2	SLAC
E		" 3	" 3	
F	ACL	" 4	" 4	IND




図2. M1, M2, M3部の機能

(略号については付録参照)

表1. OP部の機能


また ALU 演算にはその実行速度にかなりの幅があるため、 μ 命令の TM 部でその終了タイミングを制御し、今後の演算器の付加等のハードウェアの拡張にも対応できるようにしている。

3.2 レジスタとローカルメモリ

水平型 μ P 制御方式の利点を生かすために、我々は ALU の演算を 3 アドレス方式にした。各 ALU には 15 語のローカルメモリ (LM) が装備され、すべての ALU から共通にアクセスできる 15 語のワークレジスタ (WR) が装備されている。LM, WR とともに 31 語まで拡張可能である。また、ALU ϕ には汎用レジスタ 16 語と特殊レジスタ 16 語が付加されている。なお LM の一部として GRAR (General Register's Address Register)、MR (Mask Reg.)、EXR (Extended Reg.) 16 ビット乗算の結果 32 ビットの上半分又は下半分を格納) がアドレス付けされている。前述のように WR は 4 ケの ALU に共有されており、競合が生じないように構成されている。複数の ALU が同一 WR に書き込む場合は、OR された内容が書き込まれる。

3.3 主記憶装置

大量データの高速処理をおこなうためにはデータのアクセス時間が大きな問題となる。そこで我々は主記憶を 4 バンクに分け、アクセス回数を減らした。主記憶にはサイクルタイム 350 ns の MOSIC メモリを用い、各バンクにつき 16 bit $\times$ 16 k 語の大きさである。我々は種々の応用を考慮して 2 通りの主記憶のアクセスモード (ノーマルモードとスペシャルモード) を備えた。ノーマルモードでは 4 バンクの主記憶を連続したものと考え、指定された番地から始まる連続した 4 語が、先頭の語が D バス ϕ にくるように並び替えられてアクセスできる。この並び換えは図 3 に示すように MAR の下位 2 ビットを用いて Bus Change Logic がおこなう。一方スペシャルモードではこの並び換えがおこなわれず、4 バンクを別々のメモリと考えて使うことができる。



MAR で 10 進 5 番地を指定した時
5 番地より始まる連続 4 語が図
のように ϕ Bus にのる。

図 3. Bus Change Logic の動作

また、MAR のセットの方法も次の 3 通りを考えた。(イ) ALU $\phi \sim 3$ の各々の演算結果が必要とあれば MAR $\phi \sim 3$ にセットされる。(ロ) ALU $\phi \sim 3$ の内の高々 1 つの演算結果がすべての MAR にセットされる。(ハ) ALU $\phi \sim 3$ の内の高々 1 つの演算結果が選択された MAR のみにセットされる。

また、外部 I/O とのデータ転送は、主記憶との Read/Write と同じレベルで取り扱う。すなわち、計算機内部においては外部 I/O とのデータ転送の窓口である I/O レジスタが主記憶内でアドレス付けされている。なお、主記憶装置は異種のメモリによる増設や、他の処理装置とのメモリ共有による競合を考慮に入れ非同期制御方式でアクセスされる。

3.4 タグ・ビット

Wigington の LIST プロセッサ⁽¹⁰⁾、Rice Univ. の R-2⁽¹¹⁾ 等で示されているタグマシンは計算機アーキテクチャにおける興味深いアイデアと考え、我々は1語16ビットに2ビットのタグビットを付加した。このタグビットの制御をμPでおこなえるように構成し、種々の応用に対してタグを利用できる。我々はタグビットをマトリクス、トリ、スタック等の処理、デバッグ時の情報等に使用することにより、ソフトウェアの負担を軽減することをめざしている。

3.5 制御記憶

制御記憶はアクセス時間 40ns の Bipolar IC Memory で構成し、160 bit × 512 語の容量を有する。これは 1K 語まで拡張可能である。制御記憶の容量があまり大きくないので前述のように仮想制御記憶方式を採用し、実行中に主記憶からμPの入れ替えを行なうようにした。制御記憶の入れ替えは CM-Controller が制御する。この際μ命令は読み出しのみであること、実行されるマシン命令に対応するμPは必ず用いられること等から、マシン命令毎にそのμPが制御記憶に格納されているかどうかをチェックする方式を採用した。この仮想制御記憶方式のパラメータを表2に示す。なお、これらのパラメータはμPの動作特性によって将来変更可能なように設計されている。

3.6 Flip-Flop, Test, Branch の制御

Flip-Flop (F.F) には Zero F.F, Carry F.F, Sign F.F, Overflow F.F が ALU φ に各々2ヶ、ALU 1~3 に各々1ヶずつ付加されている。また Disable F.F が各 ALU 毎に1ヶ付加されており、Disable F.F

容量	512 語
mapping	full associative
block 数	8 ヶ
block size	64 語
replacement algorithm	LRU

表2. 仮想制御記憶のパラメータ

が1のとき、対応する ALU の演算は抑止される。その他いくつかの F.F があ、任意の F.F の出力に応じて 2 way Branch することができ、2ヶの F.F の出力を組合せて 4 way Branch もできる。また制御記憶のアドレス Stack を用いたサブルーチンコール、特殊レジスタの内容による間接 Branch もできる。

3.7 マイクロ命令形式

前述のように制御記憶の使用効率をよくするためにμ命令に2つの形式、即ち4ヶの ALU の並列処理の場合の Long format (160ビット) と、ALU φ のみの演算を制御し、他の ALU を用いない Short format (80ビット) を備えている。この Long format と Short format は制御記憶の1語160ビットの先頭ビットにより区別される。この2つのμ命令形式を図4に示す。




図4. マイクロ命令の形式

図中、CF部はFlip-Flopの制御、CM部は主記憶の制御、TG部はタグビットの制御、TM部はタイミングの指定、BR部はブランチ形式の制御、TS部はテスト条件の指定、AD部は次のμ命令のアドレスの指定をおこなうフィールドである。また各ALUの制御部を図5に示す。




図5. ALUの制御部

R1、R2、R3部はそれぞれオ1、オ2、オ3オペランドのアドレスを指定する。但し、オ1オペランドはLM、オ2オペランドはWRと限定される。M1、M2、M3部は前述のようにALUの入出力に対してバイト処理をおこなう。なお、ALUのLMには汎用レジスタと特殊レジスタが付加されているので、ALUのR1、R3部は共に1ビットずつ多くなり、それぞれ6ビット、7ビットとなる。

3.8 マイクロ命令の実行

1マシンサイクルは基本的に7ケのクロック・パルス($t_0 \sim t_6$)により構成される。各クロックのパルス幅は25nsであり、1マシンサイクルは基本的に350nsである。ALUの演算と次のμ命令のfetchはoverlapされている。以下、各クロックの役割を示す。

t_0 : 制御記憶より読み出されたマイクロ命令をμIR(マイクロ命令レジスタ)にセットし、デコードする。

t_1 : WR、LMを読み出し、それぞれR-Bus、L-Busにのせる。

t_2 : R-Bus、L-BusのデータをALUの入カラッチにセットする。

t_3 : ALU演算の開始

このクロックはTM部により制御される。

t_4 : ALU演算の終了

次のμ命令のアドレスをセットする。

t_5 : ALU出力をD-Busにのせる。

制御記憶にRead信号を送る。

t_6 : D-Busの内容をLMあるいはWRにストアする。
各種F.Fをセット、リセットする。




図6. マシン命令の標準形式

4. 応用の検討

4.1 汎用

本計算機は4つのALUを使用して、本質的に並列処理できる応用に対して特に効力を発揮するが、汎用計算機として使用することもできる。現在の所、マシン命令の形式として図6の標準形式を考えている。もちろんμP制御であるので任意の形式のマシン命令を作ることができる。この標準形式のマシン命令のfetchをおこなうμPの例を図7に示す。ここで1つのBoxが1マイクロ命令に対応する。




図7. マシン命令 fetch のマイクロプログラムの例

4.2 図形処理

図形の運動を処理するには、3次元図形の場合パラメータを導入した4次元の同次座標系を用いると、 4×4 の変換行列を作用させることで可能である。すなわち平行移動、拡大、縮小、回転等が次の計算を必要とする。

$$(x, y, z, 1) \begin{pmatrix} a_{11} & a_{12} & a_{13} & a_{14} \\ a_{21} & a_{22} & a_{23} & a_{24} \\ a_{31} & a_{32} & a_{33} & a_{34} \\ a_{41} & a_{42} & a_{43} & a_{44} \end{pmatrix} \rightarrow (x', y', z', 1) \quad (1)$$

また、Display上で図形の運動がFlickerなしに認識されるためには、30~50回/secの繰返し周波数が必要であり、千本のベクトルより成る図形をリアルタイムで変換するためには、1座標点当り20μsecで処理しなければならない。

(1)の計算は一般に乗算16回、加減算12回を必要とする。座標値 x, y, z を16ビットの整数データ、 Q_{ij} を整数部16ビットと小数部16ビットの32ビットのデータとすると、本計算機ではALU1ケを用いると乗算1回につき4 step要する。また加減算は48ビット長となるので1回につき3 step要する。従って本計算機では4ケのALUをfullに使うと座標点当り演算時間が

$$\frac{1}{4} (4 \times 16 + 3 \times 12) = 25 \text{ step}$$

を要する。1 stepが平均400 nsとして他のオーバーヘッドを考慮しても、1座標点の交換が20 μ sで充分処理可能である。

その他図形の運動処理に必要な機能として、 4×4 行列の和、差、スカラー倍、積、要素へのアクセス、4次元ベクトルの和、差、スカラー倍、内積、外積等の配列演算も同様に高速化できる。このような演算では4ケのALUはほとんどfullに使用され、ハードウェアによる乗算器、マイクロプログラミング、並列処理の特徴が生かされて、ミニコンと比較して数十倍効率がよくなるであろう。

4.3 画像処理

画像処理においては、ぼう大な画像データに対して比較的単純な処理をおこなうことが多い。リアルタイムでの画像処理においては、特に画像の各点における局所的な(3×3 あるいは 5×5 メッシュ)隣接点間の操作を高速化させる必要がある。我々の計算機を用いて $m \times n$ 点よりなる画像に対して 3×3 の局所的な処理をおこなう例を示そう。




図8. 画像処理の例

今、8ビットの濃淡画像の処理とすると、1語に2点が格納できる。図8で $Q_{2i-1,j}$ と $Q_{2i,j}$ とが1語に格納されたとする。また主記憶の4ケのBankに図8のように格納されたとする。3x3の局所的な処理を Q_{ij} を中心とするメッシュにおこなって、その結果を b_{ij} としよう。本計算機では4ケのALUを用いて図8のように b_{ij} , $b_{i+1,j}$, $b_{i+2,j}$, $b_{i+3,j}$ の処理を同時におこなえる。この時必要なデータは大部分が重複しており、9語のWRに格納される。前述の

ようにWRの使用に競合がおこらないので、4ケのALUはfullに動作する。また、引き続く処理に新たに必要となるデータは3語に格納されており、1回の主記憶アクセスで得られる。このように演算、主記憶アクセス共に効率よくなり、またμPも同じ計算の繰返しであるので比較的簡単にできる。2×2、5×5等の局所的処理についても同様に非常に効率よくできる。

4.4 その他の応用

上記の応用の他にも、次のような応用を検討している。

- イ) : tag bitの利用による任意の大きさの配列演算をおこなうこと
- ロ) : FFT等の信号処理への応用
- ハ) : tag bitの利用によるLIST処理への応用
- ニ) : Parallel Search, Parallel Sortへの応用
- ホ) : 各種エミュレーションに必要なビット処理、フィールド処理

以上の他にも種々の応用が考えられるであろう。

なお、本計算機がμ命令レベルでのMIMD方式を採用している効果について考えてみる。図形処理、画像処理においては、ほとんどの場合4ケのALUは同じ演算をおこなっている。従って図形処理等の専用マシンではSIMD方式をとるものが多い。我々の場合、種々の応用に対してμPを検討したが、同じμ命令で各ALUが異なる演算をおこなうことによって効率をよくする例が、かなりの場合生じた。例えば倍長の乗除算、浮動小数点演算、初等関数の計算、等があり、また図形処理、画像処理においてもアドレス計算と他の計算とが同時にできることがあり、ある程度効果がある。従って、本計算機の設計方針から考えても、MIMD方式を採用して、より広い応用に対して適用させることが妥当であると考ええる。

5. むすび

以上、我々の研究室で現在開発中の計算機のアーキテクチャ、ハードウェア、並びに応用について概説した。

なお、本計算機ではマイクロ命令レベルで並列処理をおこなうため、普通の計算機の場合以上に強力なマイクロプログラムの作成支援システムを考えており、次のような機能をもつマイクロアセンブラの作成を検討している。

- イ) : フィールドの数が多いため、フィールド・センシティブな記述ではユーザに負担がかかる。フィールドを意識せずにマイクロプログラムを記述することを検討している。
- ロ) : マイクロプログラムの読み易さ、書き易さのために、高級言語風な記述にしたい。現在の所、レジスタ・トランスファー・レベルでの記述を検討している。
- ハ) : 簡単なマクロ機能をもたせる。
- ニ) : 配列演算等では、特定のフィールドのみが規則的に異なる一連のマイクロ命令が多いため、反復アセンブル機能をもたせる。
- ホ) : 既に作成されたμPを会話型で修正できる機能をもたせる。
- ヘ) : ハードウェアの変更、追加に対して柔軟に対応できるようにする。
- ト) : μP作成用の高級言語の設計へのステップとする。

また、ハードウェア設計の検査、μPのアルゴリズムの検査のためのシミュレータも作成を検討しており、アセンブラ、ローダ等の基本ソフトウェアの作成を

ハードウェアの設計と並行しておこなう予定である。

現在、本計算機の論理設計が完了し、実装設計にとりかかっており、本年度中には完成する予定である。

参考文献

- (1) 柴山, 小柳 "図形処理のためのハードウェア構成",
富田, 萩原 情報処理15回大会予稿 160 1974.12
- (2) 柴山, 小柳 "図形処理用マイクロプログラム制御計算機",
富田, 萩原 通信学会全国大会予稿 1275 1975.3
- (3) 富田 "インテリジェント・サテライト用計算機のアーキテクチャ",
京大工学部情報工学研究談話会 23 1975.3
- (4) 柴山, 富田 "高速データ・チャネルによる計算機結合の方式",
萩原 通信学会電子計算機専門委員会資料 EC 74-17 1974
- (5) H.Webber "SIMALE", Sigmicro Vol.3,4 1973
- (6) V.Tantillo "A research oriented dynamic micro-processor", IEEE Trans. C-22,11 1973
- (7) P.Iemkin "Realtime picture processor", 1973
- (8) 谷内田, 富田 "3次元物体の高速パターン処理システム",
辻 信学論(D) Vol. 58-D, No.4 1975
- (9) 相磯 他 "高速汎用信号処理装置KSPのマイクロプログラム制御",
情報処理学会計算機アーキテクチャ研究 74-1 1974
- (10) R.Wigington "A machine organization for a general purpose list processor", IEEE Trans. EC 1963
- (11) E.Feustel "The Rice reserach computer-A tagged architecture", SJCC p.369 1972

付録

1. 表1の略号の説明

NOP: No Operation
CONS: 16 bit 定数の生成
MPYI: MultiPLY Integer
MPYR: MultiPLY Real
ADDD: Add Double
(下位のALUから桁上げがくる)
ADDC: Add with initial carry = carry FF
ACL: Add 4 bit Constant from Right input
SUB: (オ1オペランド) - (オ2オペランド)
ISB: (オ2オペランド) - (オ1オペランド)
SRAN: Shift Right Arithmetic (算術右シフト)
SLLD: Shift Left Logical (論理左シフト)
SRLC: Carry FFを用いる Shift Right Logical
IND: Indirect Operation

2. 図2の説明

BTAR: Block Table Address Reg.
BTDR: Block Table Data Reg.
BR: Block Reg.

BTDRとBRの内容を調べてマシン命令に相当するμPが制御記憶に格納されているかどうかを決定する。

3. 図7の説明

F1, F2: D Busの先頭2ビットが保持される。

[FΦ]: 16進定数 11110000

(MR): Mask Reg.

(OPCR): Operation Code Reg.

EF: End of Fetch.

この時次のμP命令のアドレスはOPCRにより決定される。