

機能分散型計算機複合体のパイロット・モデル(PPS-R)

A POLY-PROCESSOR SYSTEM for RESEARCH

村上 国男 西川 清史 佐藤 昌貞
Kunio MURAKAMI Seishi NISHIKAWA Masasada SATO
日本電信電話公社 武藏野電気通信研究所

Musashino Electrical Communication Laboratory, NTT

I まえがき

最近の超LSI技術の発達とマイクロプロセッサ技術の発展は、機能集中化に必ずしも計算機システム設計の最も優良の指導原理ではない事を明らかにした。将来のTSSにおける各種の要求と機能集中化アーキテクチャによって実現するには、次の点で困難である。

- (機能相互間のインターフェースが簡明ではなく) サービスの変更や新規ハードウェアの導入に対するシステムの拡張性が乏しい。
- (システム増設時の増設単位が多くかつ高価である為) 價格性能比の最適領域が極めて狭い。
- (障害の局部化が困難で、部分的には障害がシステム・ダウンにつながり) 高信頼性の確保が困難である。

本稿で対象とする多リ・プロセッサ・システム(PPS)は、極めて広く統合され、機能的に専用化されず、小型・多數のプロセッサにより構成される計算機複合体である。

従来から、小型・多數のプロセッサを緊密結合した計算機複合体として、多くのシステムが開発されてきたが、これらの中には均質型マルチ・プロセッサ・システムであった。[1,2] 一方、PPSは、多數の機能的に専用化されたプロセッサで構成される異質型マルチ・プロセッサ・システムであり、従来の少數同種大型プロセッサを主記憶装置を介して結合したマルチ・プロセッサ・システムに比し、次のようないくつかの効果が期待できる。

- (1) 増設単位の小型化および少品種多量生産によるLSIの経済化効果を活かし、広範なシステム規模に対して均一かつ良好なユーバル当たりの価格性能比を実現する事が可能である。

- (2) プロセッサ群の機能専用化によって、改変する変更範囲の局所化が可能となり、ハードウェア、ソフトウェアに関する新技術導入が容易となる。この為、システムの高密度化強度と生存寿命化が達成可能である。
 - (3) 並列処理による応答時間の短縮化が可能である。
 - (4) 多数プロセッサ構成と機能の分散による、システムの高信頼化が達成可能である。
 - (5) 各プロセッサクラス群間に比較的小規模で単能性OSを構成し、標準化されたインタフェースでOS複合体を統合することで、OSの生産性の向上が可能である。
- 一方、以下に示すような欠点を予想され、これらを克服する技術の開発がPPSの有効性を左右すると考えられる。
- (6) 機能分散化による、プロセッサ間交信処理の為のシステムオーバヘッドが増大する。
 - (7) 機能間の負荷不均衡がプロセッサ間の負荷不均衡となってあらわれ、オトルネット・プロセッサの為にシステム性能が劣化する。
 - (8) ハードウェアの分割操縦、結合装置の追加等により、システム価格が上昇する。

本稿では、上記PPS方式の有効性の検証とアーキテクチャ実現の為の基本技術の確立を目的として開発したパイロット・モデル(PPS-R)システムを報告する。

2では、機能分散規則によって設定された構成要素およびシステムの論理構成を示し、3では、このような構成を持つPPSがどのような動作特性を示すかをシミュレーションによって解析する。4および5では、この解析結果に基づいて開発されたアーキテクチャ実現の為の主要な技術およびPPS-Rの全体構成、諸元などを示す。

2 システムの基本構想

機能分散型システム構成する際の第一の問題は、システムに課せられた外部条件に対するどのレベルの機能をいかに分散するかと云う点である。本稿で述べるPPSは、図1に示すように、プロセッサ系、メモリ系、統合装置系で構成され、各系は、PPSの特性を最大限に發揮するよう、機能分散規則に従って、いくつものクラスに分割されている。^[3,4]

2.1 プロセッサ系の構成

プロセッサ系における機能分散は、並列処理による性能向上、専用化による強度性向上および信頼性の確保を狙いとしている。クラス分割は、システム外乱(サービスの変更etc)と実現すべき処理機能と制御の流れとを着目し、ハードウェア・ソフトウェア間インターフェース、外部系とのインターフェースおよびサービスとのインターフェースに関する分散規則によって、以下の6種のクラスを設走している。

JPU: 利用者によって起動される処理プログラムを実行する。




図1 PPSの論理構成

LPU: 通信回線、端末とのインターフェースを分離し、通信制御、網制御機能を実行する。

SPU: ジョブ、プロセスのスケジューリング、負荷の制御を行なう。

FPU: ファイル記憶装置、入出力装置とのインターフェースを分離分担し、ファイル管理、アクセス制御、入出力操作を行なう。

RPU: スワッピング・メモリとのインターフェースを分離し、ロールイン/アウト、実メモリ、ログラムの管理などを行なう。

MPU: システムの各ハードウェア要素の診断、再構成処理を行なう。

2.2 メモリ系の構成

メモリ系における機能分散の主目的は、プロセッサ可変性の実現と障害の局所化による可用性の確保、および、メモリ競合削減による価格性能比の向上であり、格納情報の属性に着目して設走した分散規則により、メモリ系を次の6クラスに分割している。

BCM: 全プロセッサクラス共通の基本機能を実現するマイクロプログラム(μP)を格納する。この内容はプロセッサの変身が起つても不变である。

FCM: 各プロセッサをハードウェア的に特徴づけるμPを格納する。プロセッサ変身の度に内容が変更される。

PMEM: 各プロセッサにおけるシステム処理を特徴づけるEXECおよび制御情報を格納する。

JMEM: エネルギープログラムおよびデータを格納する。

ESWAP: EXECの非常駐部を格納する。

JSWAP: ロールアウトされるプロセス情報、ライナリなどと格納する。

2.3 統合装置系の構成

本系における機能分散の主目的は、ハードウェア間インターフェースの標準化による増設性の確保である。この観点から、結合される

装置の属性と統合装置を通す情報の質と量によってプロトコルを分類し、以下のようなクラス分類を行なう。

PMSX: PMEM と各プロセッサを統合する完全群構成のSXである。各PMEM は、対応するクラスのプロセッサと半固定的に接続され、障害時などの他のクラスへ置き換が必要な時のみ他のクラスのプロセッサと統合される。

JMSX: JMEM と各プロセッサを統合する完全群構成のSXであるが、全プロセッサ・クラスが結合されるとは限らない。

IPSX: 高速データ伝送用軌道跡が多層に張られており、各軌道跡は全プロセッサ・クラスに接続され、独立した軌道動作が可能である。

3 システム動作特性の解析

PPS のアーキテクチャを決定するためには、2で述べた機能分散の特徴が、システムの動作特性にどのような影響を及ぼすかを明確にしておく必要がある。この観点から、専用のソフトウェア・シミュレータ(SAP)を用いてプロセッサの処理動作特性およびプロセッサ間通信特性の解析を行なう。

3.1 シミュレーション・システム

SAPシステムは、現行のOSおよびジョブをPPS上で走行させた場合を想定してシミュレーションを行い、現行システムとの比較の上でPPS特性データを収集するものである。図2にSAPシステムの構成を示す。^[7]

3.2 システムのモデル化

SAPシステムでは、PPSを以下のようくモデル化している。^[5, 6]

ハードウェア・モデル

ハードウェアのモデル化においては、正常状態におけるシステムの動作特性を明確にすることを主要目的とし、一般性を失はない範囲で簡単化を行なう。

(1) PMSX は、主にシステム再構成などの場合に使われる為省略し、各MEMは特定プロセッサに接続して動的切替えは行なわない。

(2) 共用メモリについては、基本的アクセス情報のみを収集する事にし、1メモリバンク構成としている。競合等についても、別途ローカルなシミュレーションを行なう事とした。

(3) プロセッサ間通信装置は单一バス構成とし、複数バス等については、ローカルなシミュレーション結果をパラメータとして導入する」ととした。

OSモデル

ソフトウェアの互換性と云う観点から、PPS用OSを実現する機能は、現システムの持つ機能を包含する必要があり、PPS用OSの機能を現行OSの機能とはほぼ等しいとしている。次に、OS機能を組うプログラムの最小単位をセクションと考え、現行OSのセクションを2で述べたクラス対応に分類し、セクションの統合体としてサブOSを定義している。これよりサブOSの統合体として、PPS用OSの近似モデルを作成した。

OS機能は専用機能と共通機能に分類され、専用機能は特定のサブOS内のみ割当てられ、共通機能は全てのサブOSに割当てられる。

入力ジョブ・モデル

OSのモデルが現行OSを前提としている点を活用し、プログラムの処理動作モデルを、現行OSのセクションの処理系列として整理している。このモデルは現行システム上のステップ・トレースによって自動的に作成され、モデル化が容易となる。

また、入力ジョブの集合は、上記プログラムの(到着分布を考慮した)ミックスで表現している。

3.3 シミュレーション結果とその解析

プログラム・モデルとしては、現行システムベンチマーク・ジョブを用い、本稿では、典型的な2つのモデルから得られた結果を中心述




図2 SAPシステムの構成

べる。

モデルSは、端末から入力データを読み込み、マトリックス計算をし結果を端末に出力するプログラムのモデルである。総走行ステップ数は365 kstepであり、11回の端末入出力、21回のファイル入出力を含む。

モデルCは、FORTRANコンパイラのモデルである。総走行ステップ数は530 kstepであり、5回の端末入出力、49回のファイル入出力を含む。
① フロセッサ間通信特性 [9]

一度フロセッサに入ってきたら、次のフロセッサ間通信を行はずでの平均走行ステップ数を図3に示す。各フロセッサからの一交信当たりの平均メッセージ長を図4に示す。

上記の結果から次の事が指摘できる。

- (1) フロセッサは約1.3 kstep走行毎にフロセッサ間通信を実行し、交信の頻度は比較的高い。
- (2) 平均メッセージ長は約30 Byteとなり、メッセージ転送時間はフロセッサの自由走行時間に比べて短い。

フロセッサの負荷特性 [8]

各フロセッサでの全走行ステップ数の分布を図5に示す。これは各フロセッサの負荷を表していると考えられ、次の事が指摘できる。

- (1) 各フロセッサクラスを独立とする負荷がある。Kにし、本データは單一ジョブの解析結果であり、RPU, SPU, MPUの負荷は極めて小さくなっている。また、EXECフロセッサの全走行ステップ数の和はJPUの全走行ステップ数Kほほ等しいため、JPUクラスは各EXECクラスの3~5倍の能力を持つ必要




図3 平均自由走行ステップ数

である。

(2) 各フロセッサクラスの負荷分布は、ユーザプログラムの種類によって大幅に変化し、ジョブの特性によって負荷不均衡が生ずる可能性がある。この為、フロセッサ間の負荷不




図4 平均メッセージ長





図5 全走行ステップ数分布



A-RR : RRタイプの演算 SL : 論理シフト命令
A-RX : RXタイプの演算 SA : 算術シフト命令
F4-RX : RXタイプの浮動小数点演算(4B)

図6 命令使用頻度

衝突解消する機構が必要となる。

その他の主要な特性 [7,8]

モニタLSについて、JPU, LPUでの命令使用頻度を図6に示す。図から分かるように、JPUでは使用されるが、EXECジョロセッサでは全く使われない命令が存在し、JPUはEXECジョロセッサとハードウェア的に累積的な構成を必要とする。しかし、EXECジョロセッサ間ではこのようは相異は見られず、均質なハードウェア構成が可能である。

その他、Jロロセッサ-メモリ間結合装置への要求条件と導く生データ、および、PPS用OSの構成条件を与える各Jロロセッサクラスでのセクション使用頻度等の情報が得られている。

4 アーキテクチャ実現の基本技術

3で得られた解析結果から明らかにように、本システムを実現するためには、PPS特有のハードウェア基本技術を開発する必要がある。PPS-Rで開発した主な技術は以下の通りである。

- (1) Jロロセッサの動的変身機能：Jロロセッサの機能専用化と負荷不平衝の平滑化を同時に解決する手法として、Jロロセッサ機能の動的変身が可能なJロロセッサ構成を採用する。
- (2) Jロロセッサ間結合機能：解析結果から得られた文書特性に従い、最適結合方式として单一バスによるデータ転送方式を採用する。
- (3) Jロロセッサ-メモリ間結合機能：Jロロセッサとメモリ(MEM)間は、動的公開不可能な文書から読み書きマトリックス構成とし、Jロロセッサクラスのアクセス要求特性に従って、アクセスの優先度を設定する。

4.1 Jロロセッサ機能の動的変身方式 [13,14]

PPSにおいて、μPing技術は次のようは目的で用いられる。

- (1) Jロロセッサ基本機能の充実と高級化：BCMに搭載される共通の基本機能として、基本命令セット以外に、制御又は物理、Jロロセッサ間文書処理、同期基本機能などを実現する。
- (2) Jロロセッサの専用化：FCMに搭載される各Jロロセッサの専用機能を、制御Jロロセッサのアームウェア化も含めて実現する。
- (3) 専用機能の動的入替え：Jロロセッサ機能の

分散、専用化が行はれ結果、3に示したように、システムに搭載されるジョブの種別により各Jロロセッサにかかる負荷の分布が大幅に異なる。負荷分布と時系列情報を観測すると、周期的な負荷不平衝状態が発生する。この解決策として、Jロロセッサの専用化機能を組りμPを動的に入替え、過負荷Jロロセッサに差し替える、その負荷を処理する。

上述のように、PPSにおいては、Jロロセッサ機能の動的入替えが重要な役割を果たし、これを実現する動的μPing技術が必須となる。

4.1.1 動的μPing方式

PPS-Rでは、BCMとROMP、FCMとWCSで構成される。

μPの動的入替え手段として、任意の時刻で、きめ細かく入替えでき、又、ソフトウェアおよびμPの双方から履更不可能とするが、メモリへのアクセスと同じ手順で入替え可能とした。しかし、ソフトウェアとμP間の干渉を減らさねば、MEMとCSを別空間とし、またCS空間を効率的に強化し、μPの作戦を容易にするため、MEM上のμPを直接実行可能とした。

以上の点を考慮して、CSとMEM間に空閒共用Windowを設けた。空間が共用されるとは、図7に示す2組のパラメータKより、

- (1) MEMアドレスがCSアドレスに写像されるとき、かどる。
- (2) CSアドレスがMEMアドレスに写像されるとき。

である。^{*} すなはち、メモリ空間内のオペランドアドレス(M)が、

$$\alpha_s^M \leq M \leq \alpha_e^M$$

である場合には、CS空間上のアドレス(M')中B番目のブロックの内容を接近する。併し、M', Bは次式により決定される。

$$M - \alpha_s^M = (M' - \alpha_s^c) \cdot 5 + B$$

逆にCS空間内の次に実行すべきμIアドレス(m)が、

$$\beta_s^c \leq m \leq \beta_e^c$$

* MEMの1語が16ビットでWCSの1語が80ビットであるため、WCSの1語を16ビット単位のブロックに分割し、WCSへのアクセスはこのブロック単位で行なう。




図7 空間共用パラメータの関係




図8 空間共用機構の論理構成

の場合Kは、MEM空間上のアドレス(m')が降り場がフェッチされ、μIとして実行される。但し、 m' は次式により算出される。

$$m' = (m - \beta_s^c) \cdot 5 + \beta_s^m$$

上記空間共用の可否は、OSにより μ = エアルスイッチで制御され、μPが効果的に保護される。

4.1.2 空間共用の実現機構

CSとMEM間の空間共用を実現し、WCS中の動的μPingを可能とする機構は、WCSを装着する拡張制御ユニット(ECS)、CSとMEM間の写像を制御するアドレス空間制御ユニット(ASC)、さらにはECSとASC間を結ぶμPバス(MP-Bus)から成る。ECSおよびASCの論理構成を図8K示す。

WCSへアクセスする際、M-Bus上のMEMアドレスを空間共用WINDOW内Kセットすると、ASC中のアドレス変換装置($M \rightarrow \mu$)が作動しMEMへアクセスしついで、WCSへアクセスする。

このアクセス動作はROM中の基本μPKより制御される。

MEM上のμPを実行する場合は、次K実行すべきμIアドレスが空間共用WINDOW内Kに入ると、ASC中のアドレス変換装置($\mu \rightarrow M$)が作動し、MEM上のμIがフェッチ、実行される。

4.2 フロセッサ間結合方式

共通バスを介して複数のフロセッサ間でデータを転送する場合、大部分のデータ転送方式を次の送受信方式によって表すように分類し、その適用条件を定める事ができる。

3のシミュレーション結果から、PPS-Rのデータ転送方式としてSII-II方式を採用し、以下の交信機構成を定める。

4.2.1 交信装置(IPSX)の構成[12]

IP SXは、図9 K示す各部から成る。

- (1) 転送路とアービタ: 転送路として単一バス方式、バスアービタとしてBAP方式を採用し、单一バス(Q-bus)は、16ビット中であり、非同期確認方式でデータを転送する。BAP方式は、バス使用権を示す制御信号とCPU間で環状K並回させる方であり、その動作特性は求められている。[10, 11]

- (2) 交信制御装置(IPU): IPUは各フロセッサ

毎K分散配置され、交信動作を制御する。Q-busの使用効率を高めるため、各IPUは送受信メッセージが32語のバッファを持ち送受並行動作が可能である。

MEM上の送信データは、メッセージ毎K送信バッファ内K読み出され、Q-busを経由して相手IPUの受信バッファへ転送される。送信命令の終結は、転送動作終了後である。

受信バッファ内のデータは、受信側MEM Kに設定されたサイクリック・バッファ上K書き込まれ、受信CPUに渡される。

4.2.2 サイクリック・バッファ受信方式 [17]

前述のRⅡ方式を実現するため、PPS-Rでは、サイクリック・バッファ受信方式を採用している。本方式は、データ受信に伴う割込みを極力減らすため、非同期サブ可変長のデータをMEM内K効率良く蓄えることを意図している。

サイクリック・バッファ(CB)は、MEM上の連続したアドレスK置かれ、その上下限値はそれぞれIPU内のULR、LRで管理される。未処理データの始めと終りのアドレスは、それぞれIPU内のTMR、BMRで示される。IPUは受信データをBMRで示すアドレスから積納し、BMRを更新する。CPUはTMRから始まるデータを処理し、TMRを更新する。これらの4個のレジスタは、いずれもCPUからR/W可能であり、TMRとBMRは、その値がULRの値を越えるとハードウェア的にULRの値がセットされる。

CPUへ割込みが発生するのは、

- (1) CBがすべて使用中となる時。
 - (2) 転送中、データエラーが発生した時。
 - (3) 緊急通信を受信した時。
 - (4) その他のIPU障害時。
- のみであり、割込み発生頻度を大幅に減らす。

4.2.3 可変長バースト転送方式

70ロセッサ間で転送されるメッセージ量は、3で示したように、平均15語(30バイト)であり、32語以下のデータ長を持つ受信頻度は全体の92% (モードC) となる。これらの結果から、Q-bus上の転送方式として、以下の不変長バースト転送方式を採用している。

- (1) 相手IPUアドレスと共に、メッセージの転

表1. データ転送方式の分類

| 受信方 | RⅠ方式 (受信割込み) | RⅡ方式 (ルックイン) |
|------------------|--------------------|--------------------|
| 送信方 | | |
| SⅠ方式 (チップ起動) | 交信頻度 小 メッセージ長 大 | 交信頻度 大 メッセージ長 大 |
| SⅡ方式 (MOVE命令) | 交信頻度 小 メッセージ長 小 | 交信頻度 大 メッセージ長 小 |

送読数を受信側へ送出する。1メッセージの最大転送読数は、32語である。

- (2) 1メッセージの転送は、2.5MWord/sec の転送速度でバースト転送され、その間、他のIPUはQ-busを使用できない。

4.2.4 緊急通信機能

主K、70ロセッサ・クラスの障害通信手段として、PPS-Rでは任意の相手70ロセッサと緊急通信不能な機能を具備している。緊急通信は特定アドレスを送出する事により開始され、他の70ロセッサは全て緊急通信受信状態に設定される。

緊急通信で転送されるデータは、メッセージ単位で受信割込みが発生する。

4.3 70ロセッサ-メモリ結合方式

PPS-Rの70ロセッサ・メモリ間結合装置(JMSX)は、スイッチ・ペトリックス方式を採用し、以下の特徴を持つ。[16]

- (1) 6台の70ロセッサと8台のメモリ・ユニットをスイッチ・ペトリックスで結合し、メモリ・アクセス毎K動的に交換を実現可能である。
- (2) 各70ロセッサのメモリ・アクセス特性を考慮して、メモリ競合解消の優先度を設定している。
- (3) JMSXの各交換と、LPUおよびMPUから動的に閉塞可能である。
- (4) 論理アドレスから物理アドレスへの変換とメモリバンク対応K動的に変換可能である。
- (5) 各メモリバンク対応K、交換の接続回数を計数可能である。

標準構成下のPPS-Rでは、周辺機器は下PU、RPU、LPUとそれぞれ接続される。これら各クラスのメモリ・アクセス特性を考慮して、図10K示す競合解消手順を設定している。即ち、ある70ロセッサからも番目のメモリ・ユニット(JM+)K

アクセス要求がおそれると、メモリ制御装置(MCU)は、FPU, RPU, LPUの順に要求アローバッサを調べ、これら3台とも要求をおしていい時に限り、残り3台のCPUを調べる。残り3台から1台を選択する方式は、先着優先方式に従う。

5 PPS-Rシステム [4, 15~20]

開発目的

PPS-Rシステムは、2で述べた機能分散原則の妥当性と、ハードウェア、ファームウェア、ソフトウェアの各観点から総合的に検証する。

筆者的目的として開発された。特にハードウェアシステムの開発は、3のシミュレーションによる解析結果に従ってアーキテクチャ実現のための基本技術を確立し、その構成を定める筆者的目的とした。

システム諸元

PPS-R ハードウェアシステムの構成と主要諸元を図11および表2に示す。

システムの特徴と実現

PPS-R ハードウェア上の特徴は、以下の各項である。

(1) CPUは、RAMおよびコアを各々主メモリ制御メモリ域としても共用可能であり、この





図9 10口セッヂ間通信装置の構成

図10 JMSX × モリ競合解消手順



共用域は動的に可変である。

- (2) ポロセッサ間交信処理において、IPU-CPU 間の情報授受は、並行モリ上のサイクリックバッファを経由して非同期的に行われる。CPUへの割り込み頻度を減らさせている。
- (3) ポロセッサ間プロトコルが正常、緊急のエラー系列を除く、障害時の処理、再構成が容易に行はれる。
- (4) CPU-JMSX が強力な競合解除機構を設けている。
- (5) システム全体の集中制御・監視機能を強化し、マルチCPUのバック機構を充実している。

現在、上記ハードウェア上で稼働するファームウェア、OSを開発中である。[20]

6 おわりに

機能分散型システムを構成するための、機能分散の考え方を示し、それによって設立された構成要素およびシステムの論理構成を示した。更に、このように構成を持つPPSの動作特性をシミュレーションにより解析し、この結果に基づいて開発時にパイロットモデルとの構成法を示した。

御討論頂いた基準諸氏に深謝する。




図11 PPS-R のハードウェア構成

表2 PPS-R の代表諸元

| メモリ系 | 速度 | | 語数 | 容量 | 結合系 | IPU | 2.5 MWord/sec |
|------|------------|----------|--------|-----------|-----|----------------|---------------|
| | 制御Xモリ(C) | ROM | | | | | |
| | RAM | 480 nsec | 80 bit | 256 w/pu | BAP | 150 nsec/PU | |
| 主Xモリ | 専用(Pz) | 1.2 μsec | 16 bit | 1792 w/pu | 周辺系 | DRAM (DR) | 256 kW × 3 |
| | 共用(JM) | 1.2 μsec | 16 bit | 8 kW/PU | | ディスク(DK) | 150 kW × 3 |
| | スワップXモリ(S) | 8.9 μsec | 16 bit | 7x8 kW | | タイپ(TYP) | 3 |
| | | | | | その他 | PTR/P, LP, CLM | |

参考文献

- [1] 小特集：コンピュータコンプレックス，情報処理，15，7，1974.
- [2] *Distributed - Function Computer Architectures*, Computer, Special issue, pp.15-37, 1974.
- [3] 村上, 西川, 佐藤, 岡田: ポリプロセッサ・システムの一構成法, 昭和49信学会全大, S1-6.
- [4] Murakami, Nishikawa and Sato: *Poly-Processor System Analysis and Design*, Proc. of 4th Annual Symp. on Computer Architecture, 1977.
- [5] 小山, 佐藤: ポリプロセッサ・システムのソフトウェアシミュレータ, 信学技報, EC75-61.
- [6] 長谷川, 日比野: OSの動作解析システム, 信学技報, EC75-60.
- [7] 佐藤, 日比野, 小山, 長谷川: ポリプロセッサ・システムのソフトウェアシミュレーション, 昭和51信学会全大, 1287.
- [8] 長谷川: シミュレーションによるPPS処理特性の解析, 昭和51情処大会, 107.
- [9] 小山: シミュレーションによるPPSのプロセッサ間交信特性の解析, 昭和51情処大会, 194.
- [10] 加藤, 西川: 分散処理システムにおけるハードウェア資源結合方式の解析的検討, 信学技報, EC75-59.
- [11] 加藤, 西川: 分散処理システムにおけるハードウェア結合方式の検討, 昭和51信学会全大, 1286.
- [12] 加藤, 後藤, 岡田, 西川: ポリプロセッサ実験システム(ESP)のハードウェア構成, 信学技報, EC76-11.
- [13] 村上, 佐藤, 小山, 長谷川: 動的マイクロプログラム方式評価システムの一構成法, 昭和51信学会全大, 1256.
- [14] 村上, 佐藤, 長谷川: 動的マイクロプログラム実験システム, 信学技報, EC76-69.
- [15] 村上, 西川, 佐藤: 機能分散型システムの構成法, 昭和52信学会全大, 1260.
- [16] 加藤, 小川, 西川: 機能分散型システムにおけるプロセッサ-メモリ結合装置の一構成法, 昭和52信学会全大, 1261.
- [17] 小川, 加藤, 村上: 機能分散型システムにおけるプロセッサ間交信のCyclic Buffer受信方式, 昭和52信学会全大, 1263.
- [18] 西川, 佐藤, 小川: 機能分散型システムにおけるIPL機構, 昭和52信学会全大, 1262.
- [19] 佐藤, 加藤, 村上: 機能分散型システムにおけるデバケ機構, 昭和52信学会全大, 1295.
- [20] 村上, 尾内: 機能分散型システムにおける言語処理系の一構成法, 昭和52信学会全大, 1294.