

演算用ならびに制御用に設計された 1 チップ 4 ビット マイクロコンピュータ

高井 昶, 岩先 純一, (日本電気)

§ 1. はじめに

現在, 日本を例にとると, マイクロコンピュータ市場の約 70% は 4 ビット マイクロコンピュータで占められており, 将来さらに広範囲の産業分野に応用されようとしている。しかし, 今後これら未開拓分野で 4 ビット マイクロプロセッサが応用される為には, 夫々の用途の機能を満たし, システム的に使い易く, しかも経済性に優れたプロセッサが必要とされる。

この思想に基づき開発されたマイクロプロセッサが $\mu\text{COM}42/43$ であり, $\mu\text{COM}42$ は演算を主とするシステムを, $\mu\text{COM}43$ は制御を主とするシステムを夫々備わった 1 チップ 4 ビット マイクロコンピュータである。

1 チップ化は経済性のみでなく, システムの信頼性を向上させ, 各々の専用化はソフトウェア及びハードウェアの使い易さ, 機能を提供してくれるものである。

以下に 1 チップ化及び専用化に焦点を当て, アーキテクチャの概要とその特徴について述べる。

§ 2. アーキテクチャとその特徴

1 チップのマイクロコンピュータは, 標準的なマイクロプロセッサ (インテル社の 8080, モトローラ社の 6800, TI 社の 9900 等) とはかなり異ったアーキテクチャである。これは, 1 チップでシステムを構成することを考え, ROM, RAM, I/O ポート等を内蔵し, 命令体系もそれなりに充分考慮している。

=(1)= プログラムメモリとデータメモリの分離


従来のマイクロプロセッサは LSI の端子数, システムの拡張性を考慮してバス方式を採用しており, 命令体系もミニコンピュータクラスの汎用性のあるもので, プログラムメモリとデータメモリを同一メモリとして扱うことが出来る。

しかし 1 チップ マイクロコンピュータでは, プログラムメモリ (ROM) とデータメモリ (RAM) を完全に分離して, ROM アドレスは, プログラム・カウンタで, RAM アドレスは, データ・ポインタで指定し, ROM 出力は, インストラクション・バスに, RAM データは 4 ビット・バスに夫々分離されている。

このような構成をすると, プログラムメモリとデータメモリの制御系が分離されて, マイクロプログラム制御方式が容易になり, 処理速度の高速化と, 複数の命令の同時実行が可能になる。(命令体系の項参照)

ADD(AD) 命令

a. 8080A



b. $\mu COM42/43$




図-1

例として ADD 命令 ($\mu COM42/43$ では AD 命令に相当) で説明すると (図 1), 8080A はアドレス・バスに先ずプログラムアドレスを出力し, データバスからインストラクションを受け取り, デコードして ADD 命令と解読し, オペランドのアドレスもアドレス・バスに出力し, データを受け取り, $Acc + M \rightarrow Acc$ を実行する。これは, CPU, メモリ等に高速のデバイスを使用している為可能な方法である。

一方, $\mu COM42/43$ では, Low Cost に重点を置いたので P チャンネル・アルミゲート・プロセスを使用している。このプロセスで最大のスピードを得る為に, ROM/RAM のアドレス及びデータ・バスを分離した。

しかし, プログラムとデータを分離すると, RAM の中にプログラムを入れたり, データによるプログラムの分岐が不可能となるが, $\mu COM42/43$ は, アキュムレータ・ジャンプ命令を設けてこの不便を回避している。


次に, 1 チップ構成の利点を十分に生かすには, 内蔵されている ROM, RAM の容量が問題になる。 $\mu COM42/43$ では, 補助的乍ら RAM を外付けする事が出来る為, ROM 容量に重点を置いて構成している。内蔵されている ROM/RAM を充分に使用した用途が一番コスト・パフォーマンスが良いので, 異なった容量の ROM, RAM を内蔵したファミリーを用意している。

(2) きめ細かな命令体系

1 チップマイクロコンピュータは命令機能的にも従来のマイクロプロセッサと異なっている。


従来のプロセッサは汎用性に重点を置いた命令体系の為, 2~3 バイト命令が多いのに反し, 1 チップマイクロコンピュータは夫々の分野に適した命令体

ACOM-42の機能ブロック図



POLY : ポリノミナル・カウンタ
 FA : フル・アダプ
 TR : テンポラリ・レジスタ
 IA : 割込みポート
 IB : 割込みポート
 DAF : 10進加算モード F/F
 DSF : 10進減算モード F/F
 C : キャリ- F/F
 Acc : アキュムレータ
 DP : データ・ポインタ
 DP* : 退避用データ・ポインタ

UCOM-43の機能ブロック図



DP : データ・ポインタ
 ALU : 演算論理ユニット
 Acc : アキュムレータ
 PC : プログラム・カウンタ
 C : キャリ- F/F
 C' : キャリ-退避 F/F

系の為と、内蔵されたROMを出来るだけ効率良く利用する為、1バイト命令が主体になっている。

特にRAMのデータ操作に対する複合命令は強力な1バイト命令である。これは、プログラムメモリとデータメモリを分離している為、データ操作に時間的余裕があり、ロード、ストア命令等と同じサイクルにデータポインタの増減とジャッジを行っている。

この例をXMD命令を利用して説明すると、次に示す各動作を同一命令時間に行うものであり、ミニコンピュータの場合のオートインクリメントとスキップに相当する高度な命令である。

- (1) アキュムレータの内容と、データポインタで示すメモリの内容の交換
- (2) データポインタの上位ビットを命令の一部でEXOR修飾する。
($\mu\text{COM}42$ と 43 でその修飾ビットは若干異なる。)
- (3) データポインタの下位ビットをデクリメントする。
- (4) データポインタの下位ビットが指定数になるとSTATUSをセットし、次の命令をSKIPする様にする。

これら複合命令はRAMのデータを操作する命令群に効用され、1チップによるデータ処理スピード向上に役立っている。

```
MOVE: LDI 17H
      LM 3
      XMD 3
      JCP $-2
      RT
```

コール前

10H	7	6	5	4	3	2	1	0
20H	X	X	X	X	X	X	X	X

コール後

10H	7	6	5	4	3	2	1	0
20H	7	6	5	4	3	2	1	0

図-2

図2のプログラムは、レジスタ転送サブルーチンの例である。順を追って説明する。

- (1) LDI命令によりデータポインタを17に設定する。
- (2) LM命令でアキュムレータにデータをロードする。この時データポインタを"3"で修飾する。
- (3) XMD命令を実行する時矢では(2)によりデータポインタは27を指定している。
- (4) データポインタの値は(3)でデクリメントされるが、この値がハードウェアで指定される値になる迄はJCP命令でLM命令の番地にジャンプし、データポインタが指定値になるとJCP命令をNOP命令に変えてサブルーチンを終了する。

(3) 割り込みについて

従来、割り込み処理機能は4ビット系マイクロコンピュータでは無く、8ビット系以上のシステムが主力であった。 $\mu\text{COM}42/43$ は広範囲の分野で使用される事を考慮し、夫々特徴の有る割り込み処理機能を有している。

割り込み機能には、(1) NMI (NON-MASKABLE INTERRUPT) のように、ハードウェア

で決められた固定番地からスタートする方法と、(2)RST (RE-START)のように、外部割り込みの起因によりスタートする番地を決める事が出来る方法がある。
 $\mu\text{COM}42/43$ では、システム的に使い易い前者の固定番地方式を採用しエッジトリカにて割り込みを受け付けている。

次に $\mu\text{COM}42$ と43の間の割り込みに於ける相違点を説明する。

- (A) $\mu\text{COM}42$ は割り込みの主対象をプリンタとした為に、入力としてはA, B 2系統、レベル的には1レベルとした。又、A, Bの入力には互いに優先度を設け、Aが入るとA, B共に割り込み禁止とし、A, B両者が同時に入るとAを優先し、Bのみが入るとBのみ割り込み禁止としてありA, Bに夫々別の割り込み番地を用意してある。割り込みレベルはデータポインタが2系統なので1レベルの制限となっているが、データポインタが破壊されても良いプログラムの場合は2レベルが許される。




図-3

$\mu\text{COM}43$ は制御用であり各種の割り込みを考えて1系統としてあるが、割り込み処理期間中に次の割り込みを記憶するフリップフロップが有り、命令でリセットテストする事が出来る。この機能を使用するとプログラムの2レベルの割り込みが可能になる。

=(4)= 専用化によるALUの形態

8ビットマイクロプロセッサは汎用的なデータ処理に便利なロジック計算が主であるが、1チップマイクロコンピュータは専用化されている為、ALUの機能も汎用的な機能を削り、有効な専用機能を組み込んでいる。

- (A) $\mu\text{COM}42$ は、10進演算のプログラムを容易にする為に、10進補正の為のハードウェアを有している。10進加算はDAM (DECIMAL ADD MODE)、減算はDSM (DECIMAL SUBTRACT) のモード設定命令の次にADC (ADD WITH CARRY) 命令をプログラムする事により自動的に10進加減算を実行する。

ビット操作に関しては、データポインタで示されるRAMのビットチェック、セット、リセットが可能である。又、基本演算処理桁数は8桁とし、その為のデータポインタのハードウェアストップを有する。

- (B) $\mu\text{COM}43$ は、4ビット数値データ以外に、1ビットデータを取り扱う場合が多いので、アキュムレータのローテーション、アキュムレータとメモリ内容の1ビット比較、アキュムレータの1ビットテストが可能である。又、入力ポートもメモリと同様に1ビットテストが出来ると考慮してある。

=(5)= 専用化によるI/Oポートの形態

1チップマイクロコンピュータのメリットの1つは小規模のシステムを構成


した場合、外付部品（SSI, Tr, 抵抗等）が減少する事である。この目的の為、I/Oポートがかなり専用化されており $\mu\text{COM}42$ はECR, 電子秤等を考えて、 $\mu\text{COM}43$ は機器制御を考えて、I/Oポートを設計している。

(1) 表示及びパターン出力用ポート

このポートにROMのイミディエートデータを出力する命令を設け、表示をする場合にはセグメント・デコーダとして用い、パターンを発生する場合にはパターン発生器として用いる。ROMには要情報（データ）を入れておける為、種々の表示に対応出来る。

(2) キー及びスイッチ

キー及びスイッチの認識をプログラムで行なえるようになってきている。プログラムでキー及びスイッチで調べる方式は、キー及びスイッチの拡張性が有り、種々の仕様に対応出来るものであり、外付けのキー・デコーダ・インターフェースチップは不要になる。図4にその例を示す。



(3) RAM拡張用ポート

内蔵されたRAMで不十分な場合は外部にRAMを接続して、RAM容量を拡張する必要がある。この為、外付RAMとのデータの授受が出来る入出力ポート、RAMのアドレスを指定するポートを設けてある。

(4) ビット処理用ポート

1ビット毎に独立に操作する事の出来る命令とポートを有する。このポートを使用する事により、フロッピー、リレー、ランプ等の操作が容易出来る。

(5) $\mu\text{COM}42$ 特有のポート

$\mu\text{COM}42$ はプリンタ制御用のQレジスタを持っている、これは、一命令づつセット/リセット及びシフトが可能であるのでデータ一致検出により、Qレジスタを決定し、これをRポートに並列出力する事でマグネット制御をする。一方、プリンタの同期信号は割り込み処理信号としてIA及びIBポートに入力する事でプリンタの処理を可能にした。

§3. プログラム開発とテスト

ROM/RAM等を内蔵した1チップマイクロコンピュータになると、従来の汎用プロセッサと異なり、プログラム開発とLSIのテスト方法が重要問題になってくる。

＝(1)＝ テスト方法

従来のプロセッサは、プログラムメモリが内蔵されていない為、LSIのテスト時に外部から種々の組み合わせのインストラクション・プログラムを入力し

て検出率良くテスト出来た。しかし1チップになるとROMが内蔵されている為テストが困難になってくる。そこで $\mu\text{COM}42/43$ は以下の方法でこの問題を解決した。

- (1) ROMの内容を外部にタンフする。
- (2) 外部からインストラクションコードを挿入する。
- (3) ROMの一部をテスト用に使い(1),(2)で実行不可能な命令をテストする。

これら(1)(2)(3)を実現するハードウェアを有することにより、従来のプロセス並の故障検出率が得られた。

＝(2)＝ プログラム開発

1チップ化によりROMが内蔵された為に、システムシミュレーションが困難になる。これを実現するには以下の方法が考えられる。

- (1) ディスクリット部品によるシミュレータ製作。
- (2) 大型システムによるエミュレータ開発。
- (3) ROM部を外に取り出したハードウェアシミュレータ製作。

しかし(1)についてはメーカに於ける多量生産が不可能。

(2)については共通上位コンピュータの問題がある上にソフト的なシミュレートしか出来ず、テストランには不適。

(3)についてはROMのアドレス及び出力ビット用端子が増える為、新しく端子数の多いLSIを開発しなければならない。

と、夫々欠点は有るが、(3)は大量に製造が可能、使い易い、場合によってはROM外付のCPUとして利用出来る、等が考えられるので $\mu\text{COM}42/43$ では本方式を採用し、64ピンセラミックDIPケースに収めたハードウェアシミュレータを開発した。この方式を採用するに当っても当然テスト方式と同様に、アーキテクチャ上の制限、特徴を生ずる。つまりROMのアドレス系を出力した時に、外部にラッチを設けなくても外部ROMに接続出来る様に考慮しなければならない。この点について $\mu\text{COM}42/43$ はROM系、RAM系のアドレスを分離してあるのでハードウェア上の設計が簡略化出来ている。図らに開発フローの例を示す。




図-5

謝辞 1チップマイクロコンピュータを開発するに当たりプロセス及び試作を担当していただいた集積回路事業部、山本宏彦主任、武川藤次郎氏、興村孝一郎氏、ならびにシステム開発を指導していただいた高島二郎主任に感謝致します。

μCOM-42 インストラクション活用表

命令群	ニーモニック	命令コード	マシンサイクル	オペレーション	スキップ条件
アキユーレータ操作命令	CMA	000000 0001	1	Acc ← (Acc)	
	CIA	000011 0000	1	Acc ← (Acc) + 1	
	INA	000011 0001	1/2	Acc ← (Acc) + 1	Carry = 1
	DEA	000011 1111	1/2	Acc ← (Acc) - 1	Borrow = 1
	RFC	000111 0010	1	C ← 0	
	SFC	000111 0011	1	C ← 1	
演算命令	DSM	000001 1101	1	Decimal Subtract Mode	
	DAM	000001 1100	1	Decimal Add Mode	
	AD	000001 0000	1/2	Acc ← (Acc) + (DP)	Carry = 1
	ADC	000001 0010	1	Acc, C ← (Acc) + (DP) + (C)	
	ADI	000011 1111 11 11 11 11	1/2	Acc ← (Acc) + 11 11 11 11	Carry = 1
ロード・ストア命令	LM	000101 0 11 11 11 11	1	Acc ← (DP) DP ← (DP) ∨ M ₁ M ₀	
	XM	000101 1 11 11 11 11	1	(Acc) ← (DP) DP ← (DP) ∨ M ₁ M ₀	
	XMI	000100 0 11 11 11 11	1/2	(Acc) ← (DP) DP ← (DP) ∨ M ₁ M ₀ DP ← (DP) + 1	(DP) _L = 8 or (DP) _L = 0
	XMD	000100 1 11 11 11 11	1/2	(Acc) ← (DP) DP ← (DP) ∨ M ₁ M ₀ DP ← (DP) - 1	(DP) _L = F or (DP) _L = 7
	LI*	001111 11 11 11 11	1	Acc ← 11 11 11 11	
	LDI*	001111 11 11 11 11	1	DP ← 11 11 11 11	
	IND	000110 0001	1/2	DP ← (DP) + 1	(DP) _L = 8 or (DP) _L = 0
デレジスタ操作命令	DED	000110 1001	1/2	DP ← (DP) - 1	(DP) _L = F or (DP) _L = 7
	XDP	000001 1111	1	(DP) ← (DP)	
	ZAG	000001 1110	1	000DP ← (DP)	
	XTA	000110 0000	1	(Acc) ← (TR)	
レジスタ操作命令	LT1*	001110 11 11 11 11	1	TR ← 11 11 11 11	
	QS1	000111 0001	1	Q ₁ ← Q ₁ , Q ₀ ← 1	
	QS0	000111 0000	1	Q ₁ ← Q ₁ , Q ₀ ← 0	
	SB	000111 11 11 11 11	1	(DP, B ₁ , B ₀) ← 1	
操作ビット	RB	000111 10 11 11 11	1	(DP, B ₁ , B ₀) ← 0	
	SBT	000111 01 11 11 11	1/2	Skip if (DP, B ₁ , B ₀) = 1	指定ビット = 1
	SC	000110 1000	1/2	Skip if (C) = 1	(C) = 1
スキップ命令	SEM	000001 0001	1/2	Skip if (Acc) = (DP)	(Acc) = (DP)
	SEI	000010 11 11 11 11	1/2	Skip if (Acc) = 11 11 11 11	(Acc) = 11 11 11 11
	SK4	000001 0011	1/2	Skip if K4 = 1	K4 = 1
ジャンプ命令	JPT	101 P ₃ P ₂ P ₁ P ₃ P ₂ P ₁ P ₀	1	PC ← (TR), P ₆ ←	
	JPA	011 P ₃ P ₂ P ₁ P ₃ P ₂ P ₁ P ₀	1	PC ← P ₆ ← P ₃ ← P ₂ ← P ₁ ← P ₀ ← V (Acc)	
	JCP	010 P ₃ P ₂ P ₁ P ₃ P ₂ P ₁ P ₀	1	PC ← P ₆ ← P ₃ ←	
制御命令	CAL	100 R ₃ R ₂ P ₁ P ₃ P ₂ P ₁ P ₀	1	(PC) ← (STACK) 1000 P ₃ P ₂ P ₁ P ₃ P ₂ P ₁ P ₀ → PC	
	RT	000000 1110	1	PC ← (STACK)	
	RTS	000000 1111	2	PC ← (STACK) PC ← PC + 1	無条件
周辺制御命令	EIA	000000 1000	1	Enable IA port	
	DIA	000000 1001	1	Disable IA port	
	EIB	000110 1110	1	Enable IB port	
	DIB	000110 1111	1	Disable IB port	

命令群	ニーモニック	命令コード		マシンサイクル	オペレーション
入	OIU	11111111	11111111	1	U ₇ ←I ₇ ←R ₇ ←(Q ₇ ←)
	ERO	000001	0111	1	Enable R port
	DRO	000001	0110	1	Disable R port
	OQR	000001	1000	1	R←(Q)
	OTR	000001	1001	1	R ₇ ←(TR), R ₃ ←(DP _L)
	SFS	000001	0101	1	S←(Acc)
	RFS	000001	0100	1	S port Input Mode
出	IS	000001	1011	1	Acc←S
	IK	000001	1010	1	Acc←K
	RF1	000000	0010	1	F ₁ ←0
	SF1	000000	0011	1	F ₁ ←1
	RF2	000000	0100	1	F ₂ ←0
	SF2	000000	0101	1	F ₂ ←1
	RF3	000000	0110	1	F ₃ ←0
力	SF3	000000	0111	1	F ₃ ←1
	RF4	000000	1010	1	F ₄ ←0
	SF4	000000	1011	1	F ₄ ←1
	RF5	000000	1100	1	F ₅ ←0
	SF5	000000	1101	1	F ₅ ←1
	RF6	000110	0010	1	F ₆ ←0
	SF6	000110	0011	1	F ₆ ←1
命	RF7	000110	0100	1	F ₇ ←0
	SF7	000110	0101	1	F ₇ ←1
	RF8	000110	0110	1	F ₈ ←0
	SF8	000110	0111	1	F ₈ ←1
	RF9	000110	1010	1	F ₉ ←0
	SF9	000110	1011	1	F ₉ ←1
	RF0	000110	1100	1	F ₀ ←0
令	SF0	000110	1101	1	F ₀ ←1
	その他	NOP	000000	0000	1

●：同様の命令が続いて実行されると、2番目以降の命令はNOPになります。

μCOM-43 インストラクション活用表

命令 グループ	ニーモ ニック	命令コード				アドレス 形式	オペレーション	スキップ条件
		Dh	Dh	Dh	Dh			
ア キ ュ ム レ ー タ 操 作 命 令	CLA	1001	0000	1	1		Acc←0	
	CMA	0001	0000	1	1		Acc←(Acc)	
	CIA	0001	0001	1	1		Acc←(Acc)+1	
	INC	0000	1101	1	1/2		Acc←(Acc)+1 skip if Carry	Carry
	DEC	0000	1111	1	1/2		Acc←(Acc)-1 skip if Borrow	Borrow
	CLC	0000	1011	1	1		C←0	
	STC	0001	1011	1	1		C←1	
	XC	0001	1010	1	1		(C)←(C)	
	RAR	0011	0000	1	1		(Accs)←(Accs) C←(Accs), (Accs)←(C)	
	INM	0001	1101	1	1/2		((DP))←((DP))+1 skip if ((DP))=0	((DP))=0
マ セ リ ン グ 命 令	DEM	0001	1111	1	1/2		((DP))←((DP))-1 skip if ((DP))=F	((DP))=F
	AD	0000	1000	1	1/2		Acc←(Acc)+((DP)) skip if Carry	Carry
	ADS	0000	1001	1	1/2		Acc←(Acc)+((DP))+(C) skip if Carry	Carry
	ADA	0001	1001	1	1		Acc←(Acc)+((DP))+(C)	
	DAA	0000	0110	1	1		Acc←(Acc)+6	
	DAS	0000	1010	1	1		Acc←(Acc)+10	
	EXL	0001	1000	1	1		Acc←(Acc)∨((DP))	
	LI	1001	1111	1	1		Acc←1111	
	S	0000	0010	1	1		((DP))←(Acc)	
	L	0011	1000	1	1		Acc←((DP))	
ロ ー ド ・ ス ト ア 命 令	LM	0011	10Mh	1	1		Acc←((DP)) DPn←(DPn)∨0Mh	
	X	0010	1000	1	1		(Acc)←((DP))	
	XM	0010	10Mh	1	1		(Acc)←((DP)) DPn←(DPn)∨0Mh	
	XD	0010	1100	1	1/2		(Acc)←((DP)) DPn←(DPn)-1 skip if (DPn)=F	(DPn)=F
	XMD	0010	11Mh	1	1/2		(Acc)←((DP)) DPn←(DPn)∨0Mh DPn←(DPn)-1 skip if (DPn)=F	(DPn)=F
	XI	0011	1100	1	1/2		(Acc)←((DP)) DPn←(DPn)-1 skip if (DPn)=0	(DPn)=0
	XMI	0011	11Mh	1	1/2		(Acc)←((DP)) DPn←(DPn)∨0Mh DPn←(DPn)-1 skip if (DPn)=0	(DPn)=0
	LDI	0001	0101	2	2		DPn←1111	
	LDZ	1000	1111	1	1		DPn←0 DPn←1111	
	DED	0001	0011	1	1/2		DPn←(DPn)-1 skip if (DPn)=F	(DPn)=F
ア ー ク ・ ポ ー ト 操 作 命 令	IND	0011	0011	1	1/2		DPn←(DPn)+1 skip if (DPn)=0	(DPn)=0
	TAL	0000	0111	1	1		DPn←(Acc)	
	TLA	0001	0010	1	1		Acc←(DPn)	
	XHX	0100	1111	1	2		(X)←(DPn)	
	XLY	0100	1110	1	2		(Y)←(DPn)	
	THX	0100	0111	1	2		X←(DPn)	
	TLY	0100	0110	1	2		Y←(DPn)	
	WLD	0000	0000	1	1		No Operation	
	WLD	0000	0000	1	1		No Operation	
	WLD	0000	0000	1	1		No Operation	
ワ ー ク ・ ポ ー ト 操 作 命 令	XAZ	0100	1010	1	2		(Z)←(Acc)	
	XAW	0100	1011	1	2		(W)←(Acc)	
	TAZ	0100	0010	1	2		Z←(Acc)	
	TAW	0100	0011	1	2		W←(Acc)	
	XHR	0100	1101	1	2		(R)←(DPn)	
	XLS	0100	1100	1	2		(S)←(DPn)	
	SMB	0111	10Bh	1	1		((DP, B, Bn))←1	
	RMB	0110	10Bh	1	1		((DP, B, Bn))←0	
	TMB	0101	10Bh	1	1/2		skip if ((DP, B, Bn))=1	((DP, B, Bn))=1
	TAB	0010	01Bh	1	1/2		skip if (Acc(B, Bn))=1	(Acc(B, Bn))=1
フ ラ グ 操 作 命 令	CMB	0011	01Bh	1	1/2		skip if (Acc(B, Bn))=((DP, B, Bn))	(Acc(B, Bn))=((DP, B, Bn))
	SFB	0111	11Bh	1	2		FLAG (B, Bn)←1	
	RFB	0110	11Bh	1	2		FLAG (B, Bn)←0	
	FBT	0101	11Bh	1	2		skip if (FLAG (B, Bn))=1	(FLAG (B, Bn))=1
	FBF	0010	00Bh	1	2		skip if (FLAG (B, Bn))=0	(FLAG (B, Bn))=0
	CM	0000	1100	1	1/2		skip if (Acc)←((DP))	(Acc)←((DP))
	CI	0001	0111	2	2		skip if (Acc)←1111	(Acc)←1111
	CLI	0001	0110	2	2		skip if (DPn)←1111	(DPn)←1111
	TC	0000	0100	1	1/2		skip if (C)=1	(C)=1
	TIT	0000	0011	1	1/2		skip if (INT F/F)=1 INT F/F←0	(INT F/F)=1
シ ー ズ ・ ポ ー ト 操 作 命 令	JCP	11RR	RRRR	1	1		PC←Pn-Pn	
	JMP	1010	0PnPPn	2	2		PC←Pn-Pn	
	JPA	0100	0001	1	2		PC←Pn-A1A1A1A00	
	EI	0011	0001	1	1		INTE F/F←1	
	DI	0000	0001	1	1		INTE F/F←0	
	CZP	1011	PnPPn	1	1		STACK←(PC) PC←0000PnPPn00	
	CAL	1010	1PnPPn	2	2		STACK←(PC) PC←Pn-Pn	
	RT	0100	1000	1	2		PC←(STACK)	
	RTS	0100	1001	1	3-4		PC←(STACK) PC←(PC)+1, 2	無条件
	STM	0001	0100	2	2		TM F/F←0 TIMER←1111	
タ イ マ ー ・ ポ ー ト 操 作 命 令	TTM	0000	0101	1	1/2		skip if (TM F/F)=1	(TM F/F)=1
	SEB	0111	01Bh	1	2		PORT E (B, Bn)←1	
	REB	0110	01Bh	1	2		PORT E (B, Bn)←0	
	SPB	0111	00Bh	1	1		PORT (DPn, B, Bn)←1	
	RPB	0110	00Bh	1	1		PORT (DPn, B, Bn)←0	
	TPA	0101	01Bh	1	2		skip if (PORT A (B, Bn))=1	(PORT A (B, Bn))=1
	TPB	0101	00Bh	1	1/2		skip if (PORT (DPn, B, Bn))=1	(PORT (DPn, B, Bn))=1
	OE	0100	0100	1	2		PORT E←(Acc)	
	OP	0000	1110	1	1		PORT (DPn)←(Acc)	
	OC	0001	1111	1	2		PORT C, D←1111	
入 力 ・ ポ ー ト 操 作 命 令	IA	0100	0000	2	2		Acc←(PORT A)	
	IP	0011	0010	1	1		Acc←(PORT (DPn))	
	NOP	0000	0000	1	1		No Operation	
	NOP	0000	0000	1	1		No Operation	
	NOP	0000	0000	1	1		No Operation	
	NOP	0000	0000	1	1		No Operation	
	NOP	0000	0000	1	1		No Operation	
	NOP	0000	0000	1	1		No Operation	
	NOP	0000	0000	1	1		No Operation	
	NOP	0000	0000	1	1		No Operation	