

シングルチップマイクロコンピュータ 8048

知名定清 (プロダクトマーケティング, インテルジャパン)

8048 シングルチップマイクロコンピュータは、最新の NMOS テクノロジーを駆使して、デジタル処理システムに必要とされる機能の全てを 1 つのシリコンチップに格納したものである。

限られたシリコンチップ内ではあるが、8ビット並列処理のプロセッサが採用された。シングルチップという限界からくる機能上の制約はあっても、汎用性を保持することが大きな設計目標の一つであったからである。

また、シングルチップ内の機能であまりきれないアプリケーションのためには、メモリや I/O の拡張が容易であることも設計目標の一つであった。特に、I/O ラインの数は、40 ピンという、ピン数の制限から 24 本に定められていたため、アプリケーションが高密度のものになると真先に拡張の必要性が生じてくるものと思われる。このために、I/O ラインの拡張のための専用のファミリーコンポーネントが用意された。

8048 の概要

1. 8ビットマイクロコンピュータである。
2. 1K バイトのプログラムメモリ (マスク ROM) が内蔵されている。
3. 64 バイトのデータメモリが内蔵されている。
4. 8ビットのポートが 3 ポート内蔵されている (計 24 ライン)。
5. プログラマブルなインタバルタイマ (イベントカウンタとしても使える) が内蔵されている。
6. クロック発生回路が内蔵されており、外部には、クリスタルか RC 回路を接続すればよい。
7. 割込み機能がある。

8048 の性能

1. 5ボルト単一電源で動作する。
2. 40 ピン DIP にパッケージされている。
3. 90 余の命令があり、全て 1 バイトか 2 バイトの命令である。
4. 命令の実行時間は、1 バイト命令で $2.5 \mu s$ 、2 バイト命令では $5 \mu s$ である。
5. シングルステップで命令の実行が可能。
6. 8つのワーキングレジスタが 2 バンクあり、命令で切替えが可能。
7. 8レベルのスタックレジスタがある。
8. パワーダウンモードでは、低電力でデータメモリの内容を保持することができ。

8748

8048 に内蔵されているマスク ROM を起す以前は、デバッグの段階とか、あるいは少量で少しずつプログラムの要つたものを多種類にわたってつくさなければならぬような場合、8048 の EPROM 版があれば非常に便利である。8748 は、そのためのもので、8048 と電氣的、機械的に全くピンコンパチブルである。唯一つだけ異なるのは、8748 には、前節 8 項のパワーダウンモードがないことである。8748 の存在は、8048 のアプリケーションシステムの開発を非常に容易にする。

8035

8035 は、8048 と全く同じであるが、内蔵の 1 キロバイトのプログラムメモリのないことだけが異なる。これは、プログラムメモリが 1 キロバイトを越える場合、拡張用のメモリを外部に接続することになるが、外部メモリの容量によつては、内部メモリのない方が、容量を合わせやすいこともある。そのために 8035 が用意された。

[] Number of Available Timers
() Number of Available I/O Lines

1088 1K	8048 4-8155 [5] (101)	8035 8355 4-8155 [5] (116)	8048 8355 4-8155 [5] (116)	8035 2-8355 4-8155 [5] (131)
832 768	8048 3-8155 [4] (80)	8035 8355 3-8155 [4] (95)	8048 8355 3-8155 [4] (95)	8035 2-8355 3-8155 [4] (110)
578 512	8048 2-8155 [3] (59)	8035 8355 2-8155 [3] (74)	8048 8355 2-8155 [3] (74)	8035 2-8355 2-8155 [3] (89)
320 256	8048 8155 [2] (38)	8035 8355 8155 [2] (53)	8048 8355 8155 [2] (53)	8035 2-8355 8155 [2] (68)
64	8048 [1] (24)	8035 8355 [1] (28)	8048 8355 [1] (28)	8035 2-8355 [1] (43)
	1K	2K	3K	4K
	PROGRAM MEMORY (ROM)			

図 1、拡張された 8048 システム

8048 システムの拡張

図 1 は、8048 (あるいは 8035) システムの拡張を、横軸にプログラムメモリ、縦軸にデータメモリのサイズを取って示したものである。ここで示されている 8355 と 8155 は、8048 のファミリーで、それぞれプログラムメモリと、データメモリの拡張のために使われる。

8355 の概要

1. 2Kバイトのマスク ROM
2. 16本のプログラマブルな I/Oラインを内蔵
3. 5ボルト単一電源で動作
4. ROM のアクセスタイムは 400 ns
5. 8355 と全く電氣的、機能的にセンコンパタブルな EPROM 版があり、これを 8755 と呼ぶ。

8155 の概要

1. 256バイトのスタティック RAM
2. 22本のプログラマブルな I/Oラインを内蔵
3. 14セットのプログラマブルなインタバルタイマを内蔵
4. 5ボルト単一電源で動作
5. RAM のアクセスタイムは 400 ns

図 2. 8355 および 8155
でメモリの拡張を行
った 8048 (8748/
8035) システム




図2は、8048(あるいはその代りに8748, 8035でもよい)と8355(あるいは8755)と8155からなる3チップの拡張システムを示したものである。これら3チップの接続のためにインターフェース回路は全然必要としない。

8048のアーキテクチャー

図3は、8048のブロック図を示す。大きく分けて、プロセッサ(CPU)部、プログラマメモリ、データメモリ、I/Oポートから成っている。

CPUはさらに、(1)レジスタ群(アキュムレータ、プログラマカウンタ、命令レジスタ、ワーキングレジスタバンク、スタックレジスタ)、(2)Arithmetic/Logic Unit (ALU) および(3)コントロールロジックから成っている。

アキュムレータ

アキュムレータは、通常、ALUによって処理されるべきデータを保持し、しばしば処理された後のデータの行先となる。

命令は、しばしば、ワーキングレジスタのオフを指定し、このレジスタの内容とアキュムレータの内容、あるいは、このレジスタの内容が指定するデータメモ




図3. 8048のブロック図

リとアクセムレータの間の演算が行われる。

ALU

8048のALUは、1つあるいは2つのソースから8ビットのデータを受け、8ビットの結果を命令デコーダの制御の下に発生する。ALUの実行する機能は次のようなものである。

Add With/Without Carry
AND, OR, XOR
Increment/Decrement
Bit Complement
Rotate Left/Right
Swap Nibbles
BCD Decimal Adjust

もしも演算結果が8ビット以上の値を発生する場合は、キャリーフラグが、PSW(Program Status Word)の中にセットされる。

ポート1とポート2

ポート1とポート2はそれぞれ8ビットの中があり、両者は全く同じ特性を持っている。出力ポートとして使われる場合は、データがラッチされて、次のデータが書き込まれるまでは、そのまま保持される。入出力ポートとして使われる場合は、データがラッチされないで、入力データは、Input命令によってアクセムレータに読み込まれるまで保持されていなければならない。

図4に、ポート1および2の回路構成を示す。これから分かるように、あるビットを入力として使う場合には、出力ラッチに予め、“1”をラッチしておく必要はない。そこでこのポートを準双方向性と呼ぶ。




図4. ポート1/2の回路構成

バス(ポート0)

バスモ 8ビットのポートであるが、この回路は完全な相方向性になっている。
相方向性で使われない時は、出力データはラッチされるが、入力データはラッチされない。また、バス上のビット毎に入力と出力を混ぜて使うことはできない。

相方向性のポートとしては、データの読み書きは MOVX 命令を用いて行われる。ポートへの Write では WR 信号が発生され、出力データは WR の後縁で有効である。ポートへの Read では、RD 信号が発生され、読み込みデータは、RD の後縁で有効でなくてはならない。それ以外の時は、バスはハイインピーダンスの状態にある。

8048 の命令

FIG. 15. INSTRUCTION SET

	Mnemonic	Description	Bytes	Cycle	Mnemonic	Description	Bytes	Cycles	
Accumulator	ADD A, R	Add register to A	1	1	Subroutine	CALL	Jump to subroutine	2	2
	ADD A, @R	Add data memory to A	1	1		RET	Return	1	2
	ADD A, #data	Add immediate to A	2	2		RETR	Return and restore status	1	2
	ADDC A, R	Add register with carry	1	1		Flags	CLR C	Clear Carry	1
	ADDC A, @R	Add data memory with carry	1	1	CPL C		Complement Carry	1	1
	ADDC A, #data	Add immediate with carry	2	2	CLR F0		Clear Flag 0	1	1
	ANL A, R	And register to A	1	1	CPL F0		Complement Flag 0	1	1
	ANL A, @R	And data memory to A	1	1	CLR F1		Clear Flag 1	1	1
	ANL A, #data	And immediate to A	2	2	CPL F1		Complement Flag 1	1	1
	ORL A, R	Or register to A	1	1	Data Movers		MOV A, R	Move register to A	1
	ORL A, @R	Or data memory to A	1	1		MOV A, @R	Move data memory to A	1	1
	ORL A, #data	Or immediate to A	2	2		MOV A, #data	Move immediate to A	2	2
	XRL A, R	Exclusive Or register to A	1	1		MOV R, A	Move A to register	1	1
	XRL A, @R	Exclusive or data memory to A	1	1		MOV @R, A	Move A to data memory	1	1
	XRL A, #data	Exclusive or immediate to A	2	2		MOV R, #data	Move immediate to register	2	2
	INC A	Increment A	1	1		MOV @R, #data	Move immediate to data memory	2	2
	DEC A	Decrement A	1	1		MOV A, PSW	Move PSW to A	1	1
	CLR A	Clear A	1	1		MOV PSW, A	Move A to PSW	1	1
	CPL A	Complement A	1	1		XCH A, R	Exchange A and register	1	1
	DA A	Decimal Adjust A	1	1		XCH A, @R	Exchange A and data memory	1	1
	SWAP A	Swap nibbles of A	1	1		XCHD A, @R	Exchange nibble of A and register	1	1
	RL A	Rotate A left	1	1		MOVX A, @R	Move external data memory to A	1	2
	RLC A	Rotate A left through carry	1	1		MOVX @R, A	Move A to external data memory	1	2
	RR A	Rotate A right	1	1		MOV P, A	Move to A from current page	1	2
	RRC A	Rotate A right through carry	1	1		MOV P3 A, @A	Move to A from Page 3	1	2
	Input/Output	IN A, P	Input port to A	1	2	Timer/Counter	MOV A, T	Read Timer/Counter	1
OUTL P, A		Output A to port	1	2	MOV T, A		Load Timer/Counter	1	1
ANL P, #data		And immediate to port	2	2	STRT T		Start Timer	1	1
ORL P, #data		Or immediate to port	2	2	STRT CNT		Start Counter	1	1
INS A, BUS		Input BUS to A	1	2	STOP TCNT		Stop Timer/Counter	1	1
OUTL BUS, A		Output A to BUS	1	2	EN TCNTI		Enable Timer/Counter Interrupt	1	1
ANL BUS, #data		And immediate to BUS	2	2	DIS TCNTI		Disable Timer/Counter Interrupt	1	1
ORL BUS, #data		Or immediate to BUS	2	2	Control	EN I	Enable external interrupt	1	1
MOVD A, P		Input Expander port to A	1	2		DIS I	Disable external interrupt	1	1
MOVD P, A		Output A to Expander port	1	2		SEL RB0	Select register bank 0	1	1
ANLD P, A	And A to Expander port	1	2	SEL RB1		Select register bank 1	1	1	
ORLD P, A	Or A to Expander port	1	2	SEL MB0		Select memory bank 0	1	1	
Branch	JMP addr	Jump unconditional	2	2		SEL MB1	Select memory bank 1	1	1
	JMPP @A	Jump indirect	1	2		ENTO CLK	Enable Clock output on T0	1	1
	DJNZ R, addr	Decrement Register and skip	2	2		NOP	No Operation	1	1
	JC addr	Jump on Carry = 1	2	2			Mnemonics copyright Intel Corporation 1976		
	JNC addr	Jump on Carry = 0	2	2					
	JZ addr	Jump on A Zero	2	2					
	JNZ addr	Jump on A not Zero	2	2					
	JTO addr	Jump on T0 = 1	2	2					
	JNTO addr	Jump on T0 = 0	2	2					
	JT1 addr	Jump on T1 = 1	2	2					
JNT1 addr	Jump on T1 = 0	2	2						
JF0 addr	Jump on F0 = 1	2	2						
JF1 addr	Jump on F1 = 1	2	2						
JTF addr	Jump on timer flag	2	2						
JNI addr	Jump on INT = 0	2	2						
JBb addr	Jump on Accumulator Bit	2	2						

図6および図7は8048の応用例を示す。

