

# 石炭会社のデータベース計算機 EDCのアーキテクチャ

THE ARCHITECTURE OF ETL DATABASE COMPUTER (EDC)

國分明男, 大妻義一, 与場義司, 佐々木義亮  
A. KOKUBU R. OOMOTE T. YUBA S. UEMURA

電気技術系研究室所  
ELECTROTECHNICAL LABORATORY

## 1.はじめに

データベース管理のための専用プロセッサは一般的にデータベースマシンと呼ばれていました。データベースマシンは主としてメモリ構成が大きく、そのアーキテクチャには主に3つのものがあります。たとえば、XDMIS<sup>(1)</sup>のように中央処理装置との間で機能を共有する方式のものから、RAP<sup>(2)</sup>などのようにデータベースマシン側に並列処理を導入したものまで多種多様です。

電気技術系研究室所で開発中の石炭会社のデータベース計算機 EDC<sup>(3)</sup>は、アーキテクチャから見ればデータベース管理のためのマイクロプロセッサハブによるパフォーマンスをもつた「複数のパフォーマンスデータセンター」と呼ぶべき基本単位を並列化して構成した形のデータベースマシンであります。この実現方法はデータセンターとすることで実現可能であるところが特徴です。

EDCを開発する目的は、データベースマシンのようないわゆるオフィス用システム用向きの計算機アーキテクチャを研究することばかり、将来的実用性のエンジニアリングモードを開發しようとすることです。実現できませんでした。しかし今さら、今後いかにも専門的なLSI技術の進歩、半導体メモリ、クロックセッサ、半導体メモリ、複数パフォーマンスマリの複数度向上を考えると、EDCのようなシステムが実用的になると予想できます。  
(注) EDCはETL Database ComputerまたはElectronic-disk oriented Database Complex の略称です。

性を十分に大きいといえます。

## 以下では、

### EDCの構成

データモジュールの構成

データモジュール周辺方式

データモジュール周邊構成方式

の順で構成を述べてみます。

## 2. EDCの構成

### 2.1 構成概念

EDCを設計する際の基本思想として次の3点を重視します。

モジュラリティ

拡張性

柔軟性

モジュラリティは、データモジュールのようには大量生産の小規模システムへの応用が可能な構成された基本単位をつなぎ合せて構成することとして実現されました。各データモジュールは専らデータ処理の部分を担なすようになっています。そのため、物理的には同一ではありません。このようして構成することによって、EDCは実用的な観点からの現実性が与えられます。

拡張性はデータモジュールの最大個数や各データモジュールの並列スロットを十分に大きくとることによって実現されました。EDCは構成された実用機ではなく、あくまで実験機であるので、将来的LSI技術の進歩に対する対応として拡張できるようになります。

柔軟性はマイクロプロセッサやパフォーマンス

フェース部分をマイクロプロセッサ制御とし、データモジュール側の機能に則してモード用マスクとしていくことで実現される。EDC側からの回路はEDC上へのセグメントシステムと並行するところもあり、これがシステムとしても固まっており、設計ではないところから、ハードウェア近似レベルで柔軟性が必要であることが明確である。

## 2.2 全体の構成

全体の構成は、現在製作中の図1(a)の構成と来年度に予定してある図1(b)の構成の2段階によるものである。図1(c)は図1(b)にて示す構成のカットセットとして位置づけられる。以下では主として図1(a)の構成を中心述べる。

EDCはインターフェースプロセッサ(IP)を介してホストシステムへ接続される。現在製作中の図1(a)の構成では、ホストシステムはTOSBAC 5600である。IPは見込み上ホストシステムのTS5端末のようになつてある。また、IPはデータモジュール#0のコンソール端末の代りとなる。


IPの接続リリはホストシステムとEDCを直結することにより生じるEDC側の負担を軽減するところである。また、ホストシステムがアドレス用で直接EDCを操作することはできず、上位にスルーメモリでこれをとらざる。このうちの接続リリは9600bit/sのシリアルインターフェースで行なわれる。

IPはCPU:8-80Aマイクロプロセッサを使用し、ファイルメモリ:140KBバイトのROMバブルメモリを併用したマイクロコンピュータ・システムであり、パラレルベースのOSで制御されるシステムとしてほぼ世界的に最初の数台のみで製造された。IPの構成は、OS、装置#0#nは次の構成を述べる。


データモジュール#0の構成は図中に示されるようにCP(Control Processor)と呼ばれるところである。これは各モジュールの構成階層でデータモジュール全体を管理するため、ハードウェアが異なる上位のプロセッサを用意するところであるが、逐次的な費用があり、それがCPと呼ばれることからわかる。しかし、逐次の最終段階ではすべてのデータモジュールのハードウェア構成が同一となり、現在ではCPと呼ぶことにはハードウェアの觀点からいは慣習的である。

すまい。


現在製作中の図1(a)の構成ではデータモジュール8台がC-BUS(Common BusまたはCommunication Busの略称)と呼ばれるバスで接続されており、C-BUSはバス上で各データモジュールからのアドレスが競合しないようになっており、CBAと呼ばれるバスアービタの管轄下に置かれている。



(a) 現在の構成



(b) 来年度の構成



(c) 構想

図1 全体の構成

- IP : Interface Processor
- CP : Control Processor
- DM : Data Module
- CBA : Common Bus Arbitration
- SI : Serial Interface
- PI : Parallel Interface

### 3. テータモジュールの構成

#### 3.1 構成

図2はデータモジュールの構成図を示す。データモジュールは大きく3つに分かれ、PULCE, MPM, MMCで構成される。メインメモリおよびインターフェース部はMMI, MMI/IBI, CBIで構成され、BMS, MBMから構成される。

各部はX-Busと呼ばれる内部バスによって繋がっている。X-Busは主にデータバスとして機能する。X-Bus0とX-Bus1があるが、これらを同時に複数個使うことはあり32ビットまでデータ転送が可能なようになっている。

#### 3.2 PULCE

PULCEは16ビット幅のシリアル演算要素(PULCE)，マイクロプロセッサメモリ(MPM)，マイクロプロセッサメモリ・コントローラ(MMC)から構成される。

PULCEはALU，シフタ，レジスタファイルなどを持ち，SOS/n-MOSのLSIであり，およそ4,000ゲートの素子が集積され，80ビンのパッケージに入っている。PULCEはX-Busとの間でデータ転送を行なうため16ビットのインターフェースレジスタを備えている。通常のX-Busを介してデータ転送が行われるが，データ転送の際にはデータをデータレジスタとして使用する。

MPMは，マイクロプロセッサとデータバスを自由に選択できるようになっており，アドレス空間の中にはROMとRAMがあり，ROMにはDSA/n-MOSの4KビットROMがあり，RAMにはDSA/n-MOSの4KビットRAMがあり。MPMは32ビットで構成され，容量はROMが32ビットでRAMが2Kビットである。

MMCはマイクロプロセッサのシーケンスを制御することの外に，PULCEを直接実行するため命令を入力するとして固定され，解釈実行することができる。たとえば，MMCが命令を入力して，PULCEの2つのインターフェースレジスタを用いてMPMとメインメモリ間

データ転送を行なうことである。

#### 3.3 メインメモリおよびインターフェース

メインメモリおよびインターフェース部は，16ビットの記憶装置である個人単位でアドレス可能なメインメモリ(MM)，メモリバスおよび出入力バス・インターフェース(MMI/IBI)，C-Busインターフェース(CBI)から構成される。

MMIは各データモジュールに付属しており，データモジュール間のデータ転送として使用される。データモジュール間のデータ転送として使用される。メモリチップは16KビットのDRAMで，容量は32バイトが最小単位である。

MMI/IBIはメモリや出入力装置とPLCのインターフェースレジスタ間でデータ転送を行なう際に必要なインターフェースである。MMI/IBIはメモリアドレス・レジスタ(MAR)やメモリデータ・レジスタ(MDR)がある。

CBIはC-Busとメインメモリ間のインターフェースである。MARやMDRを自身のメモリに接続するか，C-Bus経由で任意のデータモジュールのメモリに接続するかなど，メモリアドレスに応じて動作を行なう。CBIには上述以外にデータバス受信構造，リロケーションレジスタ，タイマ/カウンタ機能なども含まれている。




图2 データモジュールの構成

### 3.4 メモリアドレスフルメモリおよびインターフェース

メモリアドレスフルメモリおよびインターフェース部はメモリアドレスメモリ(MBM), メモリアドレスメモリインターフェース(BMI)から構成される。

MBMは64Kビットのメモリアドレスフルメモリで、16個並列に接続された128Kバイトのメモリを構成する。アクセス時間は最大で約6μs,転送レートは100KBイト/sである。

BMIはMBMとX-BUS側のインターフェースである。PDPカセット部と接続するアドレスフルメモリ部は独立して動作していけるので、両者の間でデータのやりとりを行なう際はBMI中のFIFOメモリを経由して行なわれる。メモリアドレスフルメモリを効率よくためのマイクロプロセッサとBMI中のFIFOメモリを効率よくMBMに接続する。

メモリアドレスフルメモリはマイクロプロセッサによってチップ内レベルまで制御可能な構成であり、たとえば、READ AND WRITE動作のようなどることを容易に実現することができます。また、PULSEのタイミングが複雑な場合は、READ-MODIFY-WRITE動作のようなどることを実現することができます。

## 4. データモジュールの結合方式

### 4.1 アドレス空間

各データモジュールはC-BUSハブによって結合されており、24ビットで表現されるC-BUS上のメモリアドレス空間を共有する。一方、各データモジュールはL-Busと11ビットのアドレスを経由して自身のメモリバスと24ビットのアドレスで直接アドレスすることができる。これら2つのアドレスがメモリアドレス空間上とどのように関係しているかを示すのが図3である。

図3は各データモジュールのメモリバスのアドレス空間について、C-BUS側のアドレス空間とL-Bus側のアドレス空間とのような関係性を示すためのものである。

各データモジュールには、C-BUS専用のリロケーションレジスタRLRCとL-Bus専用のリロケーションレジスタRLRLが用意されている。これらの内容を図4に示すようバーチビット上位バイトとしてアドレスに組み込まれる。メモリバス上では20ビットの

物理アドレスが生成される。メモリバス側のアドレスがアドレスカウンタであるので、メモリバスのアドレス空間は1Mバイトである。

図3および図4から分かるよう、各データモジュールのリロケーションレジスタの内容を適切に設定することによって、メモリバスのアドレス空間上でC-BUSからマッピングしたセグメントとL-Busからマッピングしたセグメントが並ぶのに重なるようにすることも、全く重なることによるべきである。




図3 アドレス空間




図4 物理アドレスの生成

#### 4.2 フロードキャスト

EDC が C-Bus 経由でデータをモジュールの MM 中の任意番地に C-Bus 経由で同時に WRITE (すなはち、フロードキャスト) することができる。フロードキャストノードによっては行なわれない。

各データモジュールにはそのモジュール固有のアドレスをデータードアドレスとすべきものモジュールに共通のアドレスをデータードアドレスの2つが用意される。されどより、これらは C-Bus へ出る MAR の上位8ビット入力データードアドレス。現在製作中の構成ではモジュールアドレスとフロードキャストアドレスが同一のようにならぬといふので、MAR の上位8ビットを OF<sub>16</sub> として C-Bus 経由でメモリに WRITE すると、自身も含めメモリ制御システムがフロードキャスト・エネーブル・ビット格/1 のすべきデータモジュールに MAR の下位16ビットが受入られかつ WRITE 勧告が行なわれるなどとなる。

#### 4.3 C-Bus 制御方式

C-Bus 経由でメモリにアクセスする際に各データモジュールからのアクセスが C-Bus 上で競合しないようにすれば、EDC では図6に示すように CBA (Common Bus Arbitration) を用いた C-Bus 制御方式を採用している。CBA は C-Bus をトリノック機能していない。




図5 フロードキャストおよびモジュールアドレスのデータード

C-Bus を使用しようとすると任意のノードは最初に CBA にリクエスト情報を送る。(リクエスト情報はメモリアドレス情報を含む。) CBA はこのように情報を多くうつさず優先度の高いものを選ぶ。ランダムで選ばれる。ランダムに選ばれたノードがリクエスト情報を発信する。メモリのサイクルが完了後、C-Bus の使用権を確保する。他の操作を行なうためには用意されただけで Lock のみ立場ならば、次のメモリアドレス




図6 C-Bus 制御方式

の終了まで C-Bus の使用権の解除を延期する。

リラエストには 4 つのレベルがあり、それらを独立に CBA に送るために BR4 ~ BR7 の 4 本の信号線が用いられる。各ポートでレジスタがビットレベルでリラエスト信号を出すかは、各データモジュール中のメモリ制御レジスタ MCSR の 30 ビットカレベル (PL) ビットの設定値によつて決まる。

CBA は受け取ったリラエストレベルの中の最高を高い信号を選択し、CBA 中の C-Bus レベル (CL) ラッピング内容と比較する。ここで、PL > CL の条件が満たされれば、CBA はリラエストレベルに対するランプ類似信号を出し、C-Bus の使用権が解除されるまで常にリラエスト信号を受け取るようになる。

ランプ信号は各レベルごとに独立に存在するデータ・チャイン回路を通じる。したがって、同一レベルでリラエストを出してしまった後でも、カレッサがあり、同時にレベルがランプ信号を出たときも、CBA は近づいたカレッサが先に C-Bus の使用権を取る。すなまち、PL セットカレッサは同一レベルなら CBA が近づいた場合度が高くなる。

## 5. データモジュール内の通信方式

### 5.1 通信方式

各データモジュールは C-Bus を通じてデータのメモリを共有しており、1 台の場合は相手のメモリに通常の WRITE 指令で通信情報を書き込むことによって、通信が行われる。1 台の場合は、"D-1" キャスターによつて (各データモジュールのメモリ制御レジスタによつて選択された) 各個のメモリに通信情報を書き込むことによって、通信が行われる。

通信がデータのみならずことを想定してから、以下で述べる書き込み操作が用意される。

各データモジュールにはメモリの構造アドレスへのアクセス信号をランプするシリカレットカウンタが各々 2 個用意されており、この内容が 0 になると書き込みがされると見られる。これらのカウンタのフリセット値を次のようほど設定していく。

カウンタ #0 フリセット値 = 1

### カウンタ #1 フリセット値 = n

ここで、カウンタ #0 の入力はデータモジュールの 1C16 端子へのアクセス信号から得られ、カウンタ #1 の入力はデータモジュールの 1216 端子へのアクセス信号から得られる。

次に、あるプロセッサ (たとえば、CP) が複数の他のプロセッサ (MP5) に "D-1" キャストを用いて並列的にデータモジュールを操作して、結果を得る、以下の状況を考えよう。このとき、各 MP が 3 チップマシンを実行する CP に報告する結果は以下のとおりである。

① データを検出した。

② 結果をデータとして検出されました。

① の場合は、各 MP は CP の 1016 端子に自分の書き込み WRITE する。これによりて、シリカレットカウントが、CP のデータモジュールが検出されることを直ちに知ることが出来る。

② の場合は、各 MP は CP の 1216 端子を单に READ する。この結果、CP のカウンタ #1 の内容は -1 である。各台の MP が CP の 1216 端子を READ したとき、カウンタ #1 の内容が 0 になら、この状態でシリカレットカウントが -1 である。これはある MP がデータを検出する前に他の MP がデータを検出するまでの間、並列的にデータを行なうための MP の結果等が到達して、データモジュールがデータを読み取る間に結果を減らすことがある。このようにして、シリカレットカウントが遅延を経て減らすことがある。

### 5.2 排他制御

排他制御は C-Bus をロックする命令を用ひて、各データモジュールの通信機能を頭脳ノード and Set 操作をさせることによって行なわれる。すなまち、

(1) C-Bus がロックされると、その頭脳を認めた。

(2) その頭脳がノードならば、そこには 1 を書くことにより、その頭脳を読み取るにロックする。

(1) を書くことにより、C-Bus のノードは操作される。

(3) その頭脳がノードならば、排他制御ノードのキューへ頭脳がと 2 ビットカレットと読み(これがよつて C-Bus のノード)通知が行われる。), アンロックの通知が行われる。

う従つ。

(4) 領域をアンロックするときは、どのアドレスか  
ツサはアンロック・ルーチンへ飛んで次の  
ことを行なう。

① 先頭域をクリアする。

② キューを調べて、次の領域が空くのを  
待つ。あるいはアドレスセッカバ通知する。

## 6. おまけ

### 6.1 磁気バブルメモリの将来性

磁気バブルメモリをデータベースのように大容量のメモリとして使用するには、何年後、何人あたりの価格がディスク装置などと比較して大きくなるか、議論があるところである。一方、磁気バブルメモリのチップのノードビットのものがドットマトリクスによって開発されたり、将来は100Mビットのものも可能だとすると見方がある。筆者らは5年から10年のレンジで見れば、磁気バブルメモリをあくまでもディスク装置と価格並みに達成できようになることを想していい。

### 6.2 データのリアルタイム化

データモジュールでは磁気バブルメモリから読み出されるときデータをリアルタイムで処理する方式を採用している。リアルタイム化技術はまだ多くないが、このモジュールはそれを実現するための手段である。現在のマイクロプロセッサと磁気バブルメモリの速度はリアルタイム化処理に適していい。

## 7. おわりに

磁気バブルデータベース設計基盤EDCの構成を中心叙述した。EDCは昭和53年10月現在で3台のデータモジュールの製作が完了しているが、近日中は残りの5台の製作も完了する予定になると、これらは部分的修正はしばらくの間続くなってしまってもアーキテクチャは固定されたと考えられるので、今後はハードウェアとパラメータの変更やソフトウェアの開発に重点を移していくと考えている。

最後に、本研究の機会を与えられた西野博二、八木一信、猪俣義典、石井治、ソフトウェア部長、種々のマネージメントを通して貢献してくれた新田松尾謙、システム研究室長、黒川信一郎、寺島重一、EDC開発グループの諸氏に感謝する。

## 参考文献

- 1) R. H. Canaday et al, "A Back-end Computer for Data Base Management", Comm. ACM, Vol. 17, No. 10, pp. 575-582, Oct. 1974.
- 2) E. A. Ozkarahan et al, "RAP - An Associative Processor for Data Base Management", Proc. AFIPS Conf., Vol. 44, pp. 379-387, 1975.
- 3) 国分明男他, "磁気バブルデータモジュール", 信学技報, EC76-58, pp. 43-50, Nov. 1976.
- 4) 植木千賀美他, "磁気バブルによるデータベースマシンの構成", 信学技報, EC78-78, pp. 65-74, Jan. 1977.
- 5) J. E. Juliussen, "Bubbles and CCD memories - Solid state mass storage", Proc. AFIPS Conf., Vol. 47, pp. 1067-1075, 1978.
- 6) H. Iizuka et al, "Development of a High-performance Universal Computing Element - PULCE", Proc. AFIPS Conf., Vol. 47, pp. 1255-1264, 1978.
- 7) Y. Taniu et al, "Diffusion Self-Aligned Enhance-Depletion MOS-IC (DSA-ED-MOS-IC)", Proc. 2nd Conf. on Solid State Devices, Tokyo, 1970; Supplement J. Jap. Soc. Appl. Phys., Vol. 40, pp. 193-198, 1971.
- 8) ハードウェア設計システムプロジェクト, マイクロコンピュータシステムPMCS, マイクロ命令説明書, 東芝設計, 昭和53年5月.
- 9) 見利男他, "磁気バブルメモリデータベース", 信学技報, EC77-53, pp. 35-40, Dec. 1977.
- 10) H. Chang, "On Bubble Memories and Relational Data Base", Proc. Fourth Int. Conf. on Very Large Data Bases, pp. 207-229, West Berlin, 1978.