

カラー グラフィックス制御システム G-PSYCO

COLOUR GRAPHICS CONTROL SYSTEM G-PSYCO

久保 正敏

MASATOSHI KUBO

阿草 清滋

KIYOSHI AGUSA

大野 豊

YUTAKA OHNO

京都 大学 工学 部

FACULTY OF ENGINEERING, KYOTO UNIVERSITY

[1] はじめに

コンピュータグラフィックスは高度なマンマシンインタラクションが要求される分野で利用されている。図形表示のためには、多くの演算が必要であるため、並列化による高速処理能力を持つカラー グラフィックス制御装置にこの演算を任せ、ホスト計算機の負担を軽減するとともに高速処理することが望まれる。我々は、カラーグラフィックスの高度な利用を意図しており、面々色付け、陰影の処理等、大量データの高速処理のために、並列マルチマイクロプロセッサシステム (PSYCO - Parallel processors with Synchronized Control system) を開発中である。このシステムでは3次元カラーグラフィックスを対象とし、PSYCO を含むグラフィックス制御システムを G-PSYCO (Graphics with PSYCO) と呼ぶ。

G-PSYCO は、人間の視覚が重要な役割を果たす分野への応用に耐え得了高品質の画像と、会話性の向上のため高速処理、という2つの相反する目的を持つ。

G-PSYCO では、高品質の3次元カラー画像を得るために、画面各点の輝度算出アルゴリズムを従来と異なるものと採用する。従来の3次元グラフィックスでは、対象となる物体を凸凹面体で近似し、輝度算出を面単位で行なっているのが多い。また、陰影処理も、凸凹面体であることを利用したり、視点と光源の位置を一致させて陰影の問題を避けたものも多い。

我々は、対象とする3次元物体に制限を設け

ず、複数の点光源を視点に対して任意の位置に置くことを許す。また、画面各点の輝度算出は点単位に行ない、同一面内の点であっても、光源との位置関係によって色彩を変化させ、高品質のカラー画像を得るものとする。このためには、膨大なデータ処理が必要となるが、我々は複数個のプロセッサの並列構成を考慮し、高速化をはかる。

本稿では、カラー グラフィックス制御装置 G-PSYCO の構成とその方針、マルチマイクロプロセッサシステム PSYCO の制御方式について述べる。

[2] グラフィックス処理の流れとシステム構成

一般に3次元グラフィックスシステムで必要な処理は、次の過程と考えられる。

1. 3次元立体モデルの創成

ここで言うモデルは、現実の立体はもちろん、抽象的な概念を立体モデルで表わす場合も含められる。

2. モデルの変形

問題解決の環境に従い、立体モデルを移動、結合、相貫、変形せたりする。

3. 表示画像の生成

生成された立体モデルを人間の視覚に訴える色彩画像に変換する。通常の立体モデルの表示では、モデル上の各点と、視点、光源の位置関係、各点の材質等をパラメータとして各点の色彩を決定するが、問題によつては、他のパラメータによるカラー表示も考え得る。

カラーグラフィックスを用いて問題解決を行なう過程は、上記の3段階をくり返しながら解を求める過程と考えられる。各段階でとり扱うデータ構造は当然それそれに異なり、第1、2の段階では人間の概念に近い構造であるが、第3の段階で扱うのは、ディスクレイヤー/ロセサか直書操作するディスクレイファイルの形態である。グラフィックスシステムはこれら3つの段階を統合して扱うものであり、各々の段階におけるデータ構造、データの流れを考慮したシステム構成をとる必要がある。

3次元立体モデルの各点に、10ラメータに従って色付け、陰影処理等を行なう第3の過程は、データ量、処理時間が最も大きくなり、我々はこの過程を並列マルチマイクロプロセッサシステムを用いて高速に処理することを目指している。

[3] G-PSYCO のシステム環境

前章で述べたグラフィックス処理過程に見合う構成として我々が採用するG-PSYCOと当研究室のシステムとの関係を図-1に示す。

G-PSYCOは、計算機制御装置MUNPS (Microcomputer-Used-Network/Peripheral-control-System)²⁾を介し、計算機網の一員として当研究室のシステムに結合されている。MUNPSに

接続されているいずれの計算機もG-PSYCOのホスト計算機となり得るが、現在はEclipseをホストとしている。ホスト計算機は前章で述べた第1、2の段階の処理及びファイルの管理を行なう。G-PSYCOは、最もデータ処理量の多い第3の段階を扱うものであり、I/Oプロセッサ、ディスクレイコントローラ、演算装置としてのPSYCO、ビデオコントローラ等から構成されている。

MUNPS

MUNPSは、回線交換型の計算機制御装置であり、マイクロコンピュータ(Z-80, 4KバイトRAM, 0.25KバイトROM)によって制御されている。計算機側のOSに大きな変更なく、網を介して各種の資源にアクセスができるようにするために、各プロセス間通信路に、仮想的なDMAインターフェース回路が割付けられる方式が採用されている。これは、プロセスからの回線要求毎に1つのDMAハンドラが生成され、それには互いに独立な機器番号が与えられる。MUNPSはプロセス間通信路の他端のプロセスのデータ転送要求に従い、DMAでデータを転送し、指定の動作終了時には、与えられた機器番号を持って割込み処理を要求する。これにより、計算機側に要求されるソフト




図-1 システム構成

ウェアは、プロセス間通信の効率と終了割込み待ちの多さとなる。MUNPSには、PTR、プリント、キャラクタディスプレイなどとの入出力機器が接続されている。仮想インターフェース回路により、物理的には1つのDMAインターフェースをパイト毎に複数の通信路が多重化される。PTRなどとの入出力装置にはバッファリング機能があり、データブロック毎の多重化を行なうとすれば、物理インターフェースの利用効率は非常に悪いものとなる。プロセス間通信のための機能は極めて限られたものにして、迅速なマイクロコンピュータで制御可能なものをとしている。例えば、プロセス間通信路設定期の同期の簡略化、エラー対策の簡略化などが図られている。

[4] G-PSYCOのハードウェア構成

G-PSYCOのハードウェア構成を図-2に示す。ホスト計算機から与える立体モデルを表示画像に変換する機能を持つて、ホスト計算機からは、ディスプレイプロセサとして見なすことができる。

G-PSYCOは、ディスプレイプロセサとして必要な機能をモジュールに分解し、それぞれをファームウェアで実現した構成となっている。即ち、ディスプレイコントローラはG-PSYCOの核となるモニタあるいはタスクスケジューラ、並列マルチマイクロプロセサシステムPSYCOは演算装置、I/OプロセサはI/Oハンドラをそれぞれファームウェア化したものと考えられる。

4.1 I/O プロセサ

I/O プロセサはマイクロコンピュータ(8-80, 4KバイトRAM, 1KバイトROM)で構成され、タブレット、キイボード、ライトペン等が接続されている。I/OプロセサはG-PSYCOを当研究室の計算機網に参加させるためにMUNPSとインターフェース条件を整合させ、ホスト計算機とG-PSYCOとの通信制御を行なう。

・複数周辺機器のI/O処理の管理

といった機能を集約して行なう。このプロセサのメモリ空間の一部はディスプレイコントローラのメモリ空間と共有されているので、ディスプレイコントローラから見れば、マルチプレクサチャネルとしての性格も持っている。

4.2 ディスプレイコントローラ

ディスプレイコントローラは、ホスト計算機から与えられる立体モデル、周辺機器から与えられるユーザコマンドに従い、必要な画像演算を演算装置を用いて実行し、演算結果を編集してディスプレイファイルを画像メモリ上に作成する。我々はこの画像演算装置を並列マルチマイクロプロセサで構成し、PSYCOと称している。ホスト計算機で得られた立体モデルを受取って表示画像に変換するために必要な演算は、マトリクス演算が殆んどであり、大量のデータに対して繰返し同一の演算を行なうことが多い。

ディスプレイコントローラはディスプレイフ




図-2 G-PSYCOのハードウェア構成

ファイルを作成するために PSYCO を起動する。この時、PSYCO の各プロセッサには、プロセッサ間の通信が不要であり独立に異なったデータに対して同一の演算処理を行なわせるとすれば、PSYCO の構成が簡単にあるのは明らかである。このため、ディスプレイコントローラは、必要な画像演算を互いに独立且並列処理可能な演算に分解し、PSYCO の各プロセッサに分配して演算を開始させる。ここで注意する点は、PSYCO 側では、例えば自分が行なう輝度算出演算が表示画面上のどの点のものであるかと言ったグローバルな知識を与えてあらず、単に複数の演算器としての役割を果たす点である。演算器の機能に従うことにより、マルチマイクロプロセッサの構成が簡単化される。演算結果をどう関連づけるかと言ったグローバルな知識はディスプレイコントローラを持つてあり、PSYCO が生成した演算結果のデータを収集、編集しながらディスプレイファイルを作成し、画像メモリに書込む。

すなまち、ディスプレイコントローラは、画像演算に必要なタスクを並列処理可能な子タスクに分解して PSYCO に分配し、それらの終了に従って新たに別のタスクを分配して起動するというタスクスケジューラの機能、子タスクが生成したデータを編集するデータマネージメントの機能を持つ。

ディスプレイコントローラは、演算装置としての PSYCO とのデータの授受、画像メモリへのデータの書き込みを行うので、データ転送に

よりオーバヘッドを小さくするために、画像メモリ、及び PSYCO と密に結合されている必要がある。我々はこの観点から、ディスプレイコントローラか、PSYCO のメモリ及び画像メモリを自分のメモリ空間として直接アクセスできる構造をとっている。言い換えると、ディスプレイコントローラは、PSYCO の並列プロセッサ群とそれらのメモリを共有し、またビデオコントローラと画像メモリを共有している。また前述の様に、I/O プロセッサともメモリを共有している。これらが関係を図-3 に示す。

この点で、ディスプレイコントローラは、メモリマネージメントプロセッサ、あるいは周辺に結合されたプロセッサ群から見れば DMA コントローラとしての性格を持つている。

ディスプレイコントローラはこのように大きなメモリ空間を持つ必要があるため、我々は、1Mバイトのアドレッシング能力のある Intel-8086 を用いて制御する。

ディスプレイコントローラは、上述の如く高速の演算装置を持つ強力なプロセッサとしても使えることができるので、将来は[2]章で述べた1、2の処理を担当させ、ホスト計算機には單にファイルマネージメントのみを行なわせる予定である。

4.3 ビデオコントローラ

画像メモリを順次読み出し、D/A 変換して CRT へ送出し、画像を作成する部分である。CRT は 2D インチ高解像度カラー CRT を用




図-3 G-PSYCO の機能分担

い、 512×512 の解像度を持つ。画像メモリには 256 K バイトの IC メモリを用い、1 画素データは R, G, B 各々 3 ビット計 9 ビットである。


画像メモリ読出しのための順次アドレスの生成、同期信号の生成等は CRT コントローラーチップを用いて集積化を図っている。

グラフィック表示に文字を重畠して表示することが可能となるように、画像メモリとは別に 2 K バイトのキャラクタ格納用 RAM とキャラクタシェニエレータを置き、この制御のためにマイクロコンピュータ（Z-80, 128 バイト RAM, 1 K バイト ROM）を用いている。


[5] PSYCO の制御方式

プロセシングエレメント（以後 PE と呼ぶ）を用いた並列プロセサは従来提案されているが、我々が狙いとするのは、複数データストリームに対して同一の演算を並列に処理する SIMD 方式の並列プロセサである。

複数の PE に対する演算命令系列すなわちプログラムは同一であるから、1つずつ有メモリ（コントロールストレジ 以後 CS と呼ぶ）に格納すればよく、各 PE に与えられるオペランドとしてのデータは、それぞれにローカルなメモリ（ローカルストレジ 以後 LS と呼ぶ）に



(a) A型…非同期型制御方式



(b) S型…ステップ同期型制御方式

PE:Processing Element
CS:Control Storage
LS:Local Storage
ARB:Bus Arbiter

図-4 並列プロセサ制御方式

格納される。CS に格納されているプログラムは同一であるか。各 PE が實際にプログラムを実行する時に観測される命令実行系列はデータの値に従ってそれぞれの PE 毎に異なるのが一般であり、各 PE が命令語をフェッチするために行なう CS へのアクセスはランダムとなって競合が生じる。この競合を回避するためには、CS と各 PE の間でバスアービタが必要となる。この構成を図-4(a)に示し、非同期型制御方式（A型制御方式）と呼ぶことにする。アービタを使用しても、並列化された PE の台数には限界があると思われる。

これに対し、プログラムの命令実行系列がデータに依存せず、任意の時点でも各 PE が実行する命令語がすべての PE について同一であれば、各 PE の CS に対するアクセス競合は考慮する必要がなく、並列化する PE の台数にも制限がないと考えられる。この場合の構成をステップ同期型（S型）制御方式と呼び、図-4(b)に示す。

しかし、各 PE の命令実行系列が等しくなるようなプログラムは一般的ではなく、従来のアルゴリズムを変換する必要がある。また、変換に伴うプログラム長の増加、実行時間の増加などどの程度になるかが問題となる。

5.1 ステップ同期型プログラム

S型の制御方式では、ステップ同期型プログラム（S型プログラム）を実行することになる。

定義：S型同期型プログラムとは、実行

開始後ある時点での命令語は、データに依存せず同一であり、このことからその時点についても言えるようなプログラムである。即ち、データに独立な制御フローを持ち、かつ、ある命令語の実行時間をデータに依存しないようなプログラムである。

何を用いて PE を実現するかによって、様々なレベルの並列プロセサシステムが考えられ、それに対応したレベルの S型プログラムを開発する必要がある。PSYCO では PE として、マイクロコンピュータを採用する。その理由は次の点である。

- 並列化された PE の機能が大きいこと。

即ち、並列プロセサシステム自体でまとまつたタスクを実行でき、外界との通信が

減少する。

並列プロセサシステムの実現が容易。

即ち、実装が容易で、コストの小ささ。

我々は、マイクロコンピュータの命令語のレベルでのS型プログラムを開発する必要がある。

通常の四則演算をS型プログラムに変換することは、プログラムフロー上り、データに依存した分歧を表面上なくすことである。変換のための手法の骨子は

- soft Cから joinまでのそれぞれのパスで得なければならぬ処理結果のうち、それを生成するためにには、プログラムレベルで異なる処理 (PCとIRが異なるとするを得ない処理) を必要とするものに対しては、それとの処理をすべて行ない、結果を用意する。
- joinで、制御変数に従って、そのうちの1つの結果を選択する。選択操作は、プログラムレベルで全く同一の操作であること。




図-5(a) S型への変換法1
(マスキング)




図-5(b) S型への変換法2
(アドレスレジスタの操作)

具体的な例として、キャリビットの値によって令岐先が異なり、中間結果RにXを加える場合と減ずる場合についての2つの変換方法を図-5(a), (b)に示す。(a)の方法は、キャリビットを使ってマスクを作製し、各令岐先の演算結果をすべて用意し、各結果にてマスクをかけながら重ねることにより必要な結果のみを選択する方法である。(b)の方法は、各令岐先の演算結果をすべて求めてメモリ上に並べ、アドレスレジスターを制御変数に従って操作することにより、どの結果を選択するかを決定する。(b)の方が、処理速度が大きい。


5.2 制御方式の比較

我々はA型とS型の制御方式を比較するため、PEとしてIntel-8080を仮定して、処理時間の予測を行なった。8080において、

- 1 命令は1~5個のマシンサイクルに分割される。
- 1マシンサイクルは3~5個のマシンステートに分割される。
- 各マシンサイクルは命令語のフェッチ、データのI/O等メモリに関する処理の単位である。
- メモリとのI/Oはそのマシンサイクルの3ステート目で実行される。
- 命令語は1~3バイト長である。
- ステートはマイクロプロセッサの最小のタイミング単位でクロック f_1 , f_2 に同期している。
- T_W というステートはメモリのアクセス時間の調整に使用されるのでREADY信号で制御する。

S型と比較するためのA型の制御方式は、図-4(a)に示すものである。バスのアービトリエーションは、ステート単位に3台のPEにCSに対するメモリアクセス権を与えることにより実現する。すなわち、各PEがメモリアクセスを生じた時、アクセス権があれば T_3 、なければ T_W となる。

$n=3$ の時について示す。



5.2.1 処理時間の見積り

次に示す2種類のデータ形式を考えた。

{ F型 … 漢字小数点4バイトデータ形式
I型 … 固定小数点4バイトデータ形式

このそれぞれについて四則演算と開平演算の5つリーチニを作製した。なおプログラムはA型、S型を考えたのでFA, FS, IA, ISと4種類である。乗算はRobertsonの方法、除算と開平は引き放し法を採用した。各々のリーチニについて実行ステート数を見積った。A型は各分岐確率を等しいと仮定した。見積り結果は、下位のリーチニも含めたプログラム長と共に表-1に示す。

加減算の処理ではF型の場合にデータの正規化が必要で処理時間がかかる。乗除算では正規化の処理の影響は少ないが、有効数字の桁数が多いI型では処理時間がかかる。開平は共に処理時間が大きい。


	演算名	S型	A型
F型	加算	40	6
	減算	40	6
	乗算	15	9
	除算	21	18
	開平	142	130
I型	加算	0.3	0.3
	減算	0.6	0.6
	乗算	19	11
	除算	31	28
	開平	300	284

	S型	A型
F型	845	730
I型	599	585

プログラム長
(バイト)

表-1 実行ステート数
(×1000ステート)

表-1 実行ステート数とプログラム長



5.2.2 処理時間のシミュレーション

A型の制御方式の各PEに与えられる命令語を追跡し、アビタの動きと各PEのプログラムカウンタの進行を模擬するシミュレーションプログラムを作成した。5.2.1で作成した各プログラムをデータとしてA型制御方式の処理時間をシミュレートし、S型の処理時間と比較したもの的一部を図-6に示す。

加算の場合、S型の性能はA型より著しく劣っている。これは下型データに対する正規化の処理が影響したためである。しかし、加減算以外では、数台以上の並列化を行なうならば、A型より優れていようといえよう。処理の種類により、演算の種類と頻度を考慮し、また並列化台数の大きい処理の場合にS型の制御方式を用いるならば、構成上の利点、制御方式の簡易性などを發揮しうる。





図-6 F型データによる処理速度比較

5.2.3 積合計算における処理時間の比較

各演算ルーチンの中では、各種シフトルーチンが実行時間に占める割合が非常に大きい。そこで、シフトルーチンをハードウェアで実現することにより、処理時間の高速化を図る。

LS の一部をシフトレジスタで構成し、左右 1 ビットシフト、ルビットシフト、仮数部の正規化などの機能を 1 命令で実行させる。このようにハードウェアでシフトを持った場合に、5.2.1 で作成した各ルーチンの実行ステート数を見積り、表-2 に示す。表-1 と比較して、かなりの改善が見られる。

	演算名	型	型
F	加算	1.7	0.4
	減算	1.9	0.6
	乗算	9.4	4.6
	除算	14	11
	開平方	39	27
I	加算	0.3	0.3
	減算	0.6	0.6
	乗算	16	7
	除算	21	18
	開平方	66	49

	型	型
F型	677	574
I型	494	471

プログラム長
(バイト)

実行ステート数
($\times 1000$ ステート)

表-2 実行ステート数とプログラム長
(シフタ付)




図-7 輝度算出演算

このような構成で PSYCO を実現した時に具体的に行なうべき演算について処理速度を見積る。PSYCO で行なう処理の中で最も処理時間が必要とするのは、図-7 に示す輝度算出演算である。この演算の実行速度を表-2 の各ルーチンの処理速度比に使用回数、実行時間の重みを加えて下型、I型に対し求めた結果を図-8 に示す。他の計算機の処理能力との比較のために、ハードウェアで 16 ビットの固定小数点データの乗除算ルーチンを持つミニコンによる処理時間を見積った。浮動小数点 4 バイトデータにつき、約 9.2 ms 要する。これは、S 型の制御方式で下型データを採用した場合、約 5 台並列化した処理能力に対応する。

[6] PSYCO の設計仕様

前章の検討結果を基に PSYCO の設計仕様を決定する。このシステムの目的は、高品質のカラー画像を高速に行なうことである。このために最も重要なのは輝度算出演算であり、また画像生成に必要な時間の大部分を占めるのも、




図-8 輝度算出の処理速度比較

この演算である。従って PSYCO の設計仕様を決定するに際し、輝度算出に必要な処理時間の予測値をもとに制御方式を決定するのか妥当である。我々は、シフト付きのステップ同期型制御方式を以下に述べる理由により採用する。

1. 図-8により、非同期型制御方式による処理速度は、プロセサ台数がほぼ10台で頭打ちであり、それ以上の速度向上は望めない。
2. ステップ同期型制御方式では、処理速度はプロセサ台数に比例するので、台数を増せば更に高速化が図れる。
3. ステップ同期型制御方式では、パスアーバイタは不要で、簡単なデータバススイッチがあればよく、ハードウェアの構成が単純である。従って、製作途上のチェックが簡単で保守性がよい。
4. 3の理由により、ステップ同期型制御方式のマルチマイクロプロセサシステムでは、プロセサの増設が簡単で既存の部分の変更が少なく、従ってシステムの拡張性がよい。

PSYCO の構成図を図-9に示す。ディスプレイコントローラからPSYCOのCS, LSへのアクセスは、すべてのPEをホールド状態にして行なう。図からも、システムの並列性のよいかわかる。




図-9 PSYCOの構成図

プロセサの台数Nを16台とし、PSYCOによる色彩決定処理時間を予測してみる。

[5]章の処理時間見積りの結果より、F型データを用いて画素1点分のR, G, B成分算出に要する時間が次式で求まることかわかつてある。

$$T = \frac{130}{N} \times 1000 \text{ ミリ秒}$$

1ミリ秒を $0.5 \mu\text{s}$ とするとき画面全体の輝度算出には、 $N = 16$ として

$$\frac{130}{16} \times 10^3 \times 0.5 \times 512 \times 512 \mu\text{s} = 17.75 \text{ min}$$

必要となる。しかし、実際には全画面の画素について輝度算出することは多く、また輝度が滑らかに変化する部分については内挿を行ない、演算を簡単化できる。これらを考慮すれば、約10分の1に減少すると考えれば、約2分で1画面が得られ、マンマシン対話性からみても、充分高速であると言えよう。

[7] あわりに

G-PSYCOは、高品質のカラー画像を高速に得るためのディスプレイ制御装置で、そのために必要な機能を分解してファームウェア化し、演算機能を高速化するために、独自の制御方式を用いた並列プロセサシステム PSYCO を包含する。この過程で考案したステップ同期型プログラムは、113-113なプログラムレベルでも考えられ、プログラム検証等への応用についても考察中である。

現在、ハードウェアの詳細設計をほぼ完了し、製作途中である。

文献

- (1) K. Agusa, Y. Ohno: "MUNPS: Microcomputer Used Network/Peripheral Control System" 12th HICSS 1979 発表予定
- (2) 鹿井久保, 阿草大野: "カラーグラフィックス向け演算用マルチマイクロプロセサシステム" 通信学会研究会資料 EC78-57
- (3) W. Jack Bouknight: "A Procedure for Generation of Three-dimensional Half-toned Computer Graphics Presentations". Comm. ACM, 13, 9 (1970, 9)
- (4) D. F. Rogers: "Mathematical Elements for Computer Graphics", McGraw-Hill (1976)