

4ビット・1チップマイクロコンピュータ MN1500シリーズ

坂尾 隆 大 松 良 明 真弓和昭

松下電器産業(株) 中央研究所

1. 緒言

家電分野における1チップマイクロコンピュータの応用には著しいものがある。当社においても、先に4ビット・1チップマイクロコンピュータ MN1400シリーズを発売し、テレビリモコン受信機、各種タイマ制御をはじめとして数多くの商品に利用している。しかしながら、割込み機能、入出力ポートの機能割当て、サブルーチンスタックの段数、処理速度等の問題により、MN1400シリーズでは実現が困難な応用が出現している。

MN1500シリーズは、このMN1400シリーズでは実現困難な応用分野をカバーすることを目的に開発した高速、高機能4ビット・1チップマイクロコンピュータである。

4ビット・1チップマイクロコンピュータの第1世代をT I 社のTMS1000シリーズとすれば、MN1400シリーズは第2世代に当たり、本MN1500シリーズは第3世代の4ビット・1チップマイクロコンピュータと定義することが可能であろう。

2. MN1500シリーズの開発思想

2.1 開発方針

MN1500シリーズの開発方針は、「使いやすい、高機能な4ビット・1チップマイクロコンピュータを提供すること」という言葉に尽きる。

つぎに、アーキテクチャ設計時に留意した主要な点を述べる。

- 1) MN1500シリーズの基本命令処理単位は4ビットであるが、データ転送、入出力および処理の一部は8ビット(バイト)単位での処理を可能とした。8ビットの処理を一部採用した理由としては、
 - a) 内蔵タイマカウンタおよびシフトバッファは8ビット構成であり、これらの処理を1命令で実行可能としたこと
 - b) RAMおよびレジスタの構成をハードウェア的には8ビット構成にしたこと
 - c) 1語8ビットで構成される命令語のテーブル参照命令を採用したこと

等があげられる。いかえれば、命令が使用される処理内容に応じて命令の処理幅を定めたともいえる。すなわち、4ビットのマイクロコンピュータに、8ビットのタイマが内蔵されているとすると、従来のマイクロコンピュータでは、4ビットの処理を2回実行することにより、8ビットのタイマ処理をしていたが、プログラミングの立場からすると、1命令で8ビット処理を行なった方が望ましいことは明らかである。このようにして、命令の処理幅をその処理内容によって定めた。

2) 割込み機能の充実

MN1500シリーズは、内部割込み要因2、外部割込み要因2(MN1599)ではプログラム開発時に使用するモニタ割込みが備えられているので、外部割込み要因3)を有し、従来の4ビットマイクロコンピュータで

は困難であった複雑な制御を可能にした。各割込みは互いに異なる割込み開始番地を有し、外部割込みの1つ以外は、それぞれ独立な割込みイネーブルフラグを有している。

3) 入出力ポート割当ての自由度を上げる。

MN1400シリーズのように、入出力ポートの割当てが固定的であると、応用例によつては入力数あるいは出力数の過不足の問題が生じやすい。そこで、MN1500シリーズでは、入出力ポートはすべて双方向として、入出力の割当ては自由とした。この結果、応用例に最適な入出力の割振りが可能になった。

2.2 特徴

MN1500シリーズは次の特徴を有する。

- 命令サイクル 2μsecと高速
- 全RAM領域の停電保護機能
- 4レベルの割込み(エバリュエータ5レベル)
- 並列入出力12ポート(双方向)
- ディスクリート出力、バイト入出力可能
- 直列データ転送可能(8ビットシフトバッファ)
- 8ビットタイマカウンタ(7ビットプリスケーラ付)内蔵
- 間接ジャンプ可能
- バイト処理可能(内部データ転送、入出力、処理の一部)
- ROM領域のテーブルロックアップ機能
- RAM領域にレジスタの退避領域を有する
- 全RAM領域直接アドレス指定演算可能
- ループカウント命令、1バイトコール命令、10進補正命令など効率のよい命令体系
- 標準124種類の使いやすい豊富な命令
- サブルーチンスタックはRAM領域を使用
- Nチャネル LOCOS E/D MOSプロセス
- 入出力は TTL / CMOS コンパチブル
- +5V 単一電源
- -30° ~ +70°C の広い動作温度範囲

3. MN1500シリーズのアーキテクチャ

3.1 基本構成

MN1500シリーズには、現在、MN1542、MN1544、MN1562、MN1564が用意されている。このほかに、エバリュエータとしてMN1599、I/OエクスパンダとしてMN1591がある。

各チップの概略機能一覧を第1表に、MN1500シリーズのブロック構成を第1図に、またこのブロック構成の機能説明を第2表に、MN1500シリーズの内部バス構造図を第2図に示す。内部バスは2組の4ビットバスよりも、8ビットの転送を容易にしている。

3.2 タイミング

MN1500シリーズは、クロック発振素子接続端子OSC1、OSC2を有しており、発振素子として、セラミックフィルタ、水晶振動子が使用可能である。また、チッ

3.3 データメモリ

第6図にRAMの構造を示す。MN1542/MN1562では 152×4 ビット、MN1544/MN1564では 256×4 ビットを有する。

RAM領域の中で、アドレスC0～FFはスタック領域として使用されるが、命令によってもアクセス可能である。SX(00), SY(01), SE(02)番地はそれぞれX, Y, Eレジスタの退避番地である。

第7図にスタック領域の格納状態を示す。

RAMは、4ビットのXレジスタ、Yレジスタによるレジスタ間接アドレス、および全領域に対する直接アドレスが可能である。スタック領域はスタックポインタSPによるレジスタ間接アドレスも可能である。

内蔵RAMには、データ保持制御線HLDIMおよび専用電源線V_{MS}が備えられており、低電力でRAMデータの保持を可能としている。

3.4 レジスタ、フラグ

内部レジスタとして、アキュムレータとして働くAレジスタ、汎用レジスタおよび拡張アキュムレータのEレジスタ、RAMのアドレスレジスタおよび汎用レジスタとして使用するXレジスタ、Yレジスタがある。

8ビットの演算、転送を実行するときには、EレジスタとAレジスタとで8ビットのレジスタを構成し処理を行なう。


演算フラグとしては、キャリフラグ(CF)、ゼロフラ

グ(ZF)があり、これらのフラグには、演算、転送の結果がセットされる。



第4図 基準クロックのタイミング図

Fig. 4 Basic timing diagram.




第5図 基本命令サイクル

Fig. 5 Basic instruction cycle.

第2表 機能説明


Table 2 Function explanation of symbols.

シンボル	機能説明
ALU	演算論理ユニット(4ビット並列処理)
A	アキュムレータ(4ビット)
E	アキュムレータ拡張レジスタ(4ビット)-Eレジスタ
CF	キャリフラグ/ボーローフラグ
ZF	ゼロフラグ
RAM	データメモリ
X	Xレジスタ
Y	Yレジスタ/ディスクリート出力端子指定レジスタ
SX	Xレジスタ待避レジスタ RAM番地(0, 0)
SY	Yレジスタ待避レジスタ RAM番地(0, 1)
SE	Eレジスタ待避レジスタ RAM番地(0, 2)
PCh/PCm/PCI	プログラムカウンタ(12ビット)
I RU / I RL	PCH:上位4ビット、PCM:中位4ビット、PCI:下位4ビット インストラクションレジスタ(8ビット) I RU:上位4ビット、I RL:下位4ビット
SP	スタックポインタ(スタックはRAM領域)
IF	割込み受け付けフラグ
IF(SIRQ)	最高優先割込み受け付けフラグ
IF(IRQ)	外部割込み受け付けフラグ
IF(TC)	タイマ/カウンタ割込み受け付けフラグ
IF(SB)	シフトバッファ割込み受け付けフラグ
IE	割込みイネーブル/ディスエーブルフラグ
IE(I RQ)	外部割込みイネーブル/ディスエーブルフラグ
IE(TC)	タイマ/カウンタ割込みイネーブル/ディスエーブルフラグ
IE(SB)	シフトバッファ割込みイネーブル/ディスエーブルフラグ
TCU / TCL	タイマ/カウンタ制御レジスタ(8ビット)
TBU / TBL	TCU:上位4ビット、TCL:下位4ビット タイマ/カウンタバッファレジスタ(8ビット) TBU:上位4ビット、TBL:下位4ビット
BCU / BCL	2進カウンタ(8ビット) BCU:上位4ビット、BCL:下位4ビット
SBU / SBL	シフトバッファレジスタ(8ビット) SBU:上位4ビット、SBL:下位4ビット
SBF	シフトバッファ・タイミングモードフラグ
LB	入出力ラッチャバッファ



第6図 RAMの構造


Fig. 6 RAM map.



- 電源投入時
SP=CO
1) リセット時にはSP=CO
2) IUFF:直前の命令がIUFF命令であったことを記憶するFF
3) BANK FF: ROM BANK FF

第7図 スタック領域の状態

Fig. 7 Stack area map.




第1図 MN1500シリーズのブロック構成
Fig. 1 Block diagram of MN1500 series.

ブ中に1/2分周器を内蔵しているので、3.58MHz, 4.5MHzの安価なテレビ用水晶振動子またはセラミックフィルタを使用することが可能である。


MN1500シリーズのプロセッササイクルは、オーバラップしない4相クロック S_0, S_1, S_2, S_3 からなり、原振が4 MHzのとき $2 \mu\text{sec}$ である。

第3図にクロック発生部のブロック図を、第4図に基

準クロックタイミング図を、また各クロックにおける動作を第5図の基本命令サイクルに示す。



第2図 内部バスの構成
Fig. 2 Internal bus structure.



第3図 クロック発生部のブロック図
Fig. 3 Circuit diagram of clock generator.

MN1500シリーズの一覧表

Table 1 MN1500 series.

	MN1542	MN1544	MN1562	MN1564	MN1599 (エバリュエータ)	MN1591 (I / Oエクスパンダ)	備考
パッケージ	40ビンDIP プラスチック	40ビンDIP プラスチック	64ビンDIP プラスチック	64ビンDIP プラスチック	—	40ビンDIP プラスチック	
プロセス	NMOS	NMOS	NMOS	NMOS	NMOS	NMOS	
電源電圧	+5V	+5V	+5V	+5V	+5V	+5V	
命令サイクル	2μsec	2μsec	2μsec	2μsec	2μsec	—	
命令数	124	124	124	124	124	—	
インストラクション ROM	内部 2048×8ビット	4096×8ビット	2048×8ビット	4096×8ビット	—	—	
外部 部	—	—	—	—	8192×8ビット	—	
データRAM	152×4ビット	256×4ビット	152×4ビット	256×4ビット	256×4ビット	—	停電保護付
サブルーチンスタック	16レベル	16レベル	16レベル	16レベル	16レベル	—	RAM領域使用
割込み	4レベル (外部2レベル内部2レベル)	4レベル (外部2レベル内部2レベル)	4レベル (外部2レベル内部2レベル)	4レベル (外部2レベル内部2レベル)	5レベル (外部3レベル内部2レベル)	—	
タイマ/カウンタ	8ビット	8ビット	8ビット	8ビット	8ビット	—	7ビットプリスクーラ付 プリセット可
直列転送バッファ	8ビット	8ビット	8ビット	8ビット	8ビット	—	クロック 内部・外部選択可
入出力	並列	4ビット×6ポート	4ビット×6ポート	4ビット×12ポート	4ビット×12ポート	4ビット×6ポート	4ビット入出力・ビット入出力可
	出力ストローブ	2	2	2	2	2	
	直列	2	2	2	2	—	
	タイマ/カウンタ	2	2	2	2	—	
	割込み	2	2	2	3	—	
イニシャルクリア	あり	あり	あり	あり	あり	—	
クロックジェネレータ	あり	あり	あり	あり	あり	—	発振素子: CR, 水晶, セラミックフィルタ
ソフトウェアサポート	あり	あり	あり	あり	あり	—	
ハードウェアサポート	あり	あり	あり	あり	あり	—	
システムエバリュエータ	MN1599	MN1599	MN1599 (+MN1591×2)	MN1599 (+MN1591×2)	—	—	

3.5 プログラムメモリ


プログラムカウンタは12ビットからなり、下位8ビットはバイナリカウンタ、上位4ビットはレジスタで構成される。すなわち、MN1500シリーズは1ページを256語とする完全ページマシンであり、最大4096語のアクセスが可能である。

エパリュエータチップ MN1599 は12ビットのプログラムカウンタのほかに、BANK フラグを有しており、最大8192語アクセス可能である。

ROM は1語8ビットで構成される。

3.6 入出力部

MN1500シリーズの並列入出力部はすべて第8図に示す構造を有している。すなわち、出力ラッチ付の入出力ポートであり、入力動作は出力ラッチを“Hレベル”にセットして実行する、いわゆる疑似双方向回路構成をとっている。




第8図 入出力回路の構成
Fig. 8 Input/output circuit.

各ビットごとのセット、リセットも可能であり、8ビット並列の入出力も可能である。また、各ポートともパルス出力機能を有している。第9図にパルス出力命令の実行タイミングを示す。


ポート0とポート1はストローブ出力端子を備えている。第10図にストローブ出力タイミングを示す。

また、偶数番号ポートと奇数番号ポートの対による8ビット並列入出力の機能も有している。第3表に入出力ポートの構成を示す。

以上述べたように、MN1500シリーズの入出力機能は非常に豊富であり、応用時に使いやすい構造になっている。



第9図 パルス出力のタイミング図
Fig. 9 Timing diagram of pulse output.



第10図 ストローブ出力のタイミング図
Fig. 10 Timing diagram of strobe output.

ポート名	P0, P1	P2	P3	P4, P5
並列および ディスクリート入出力	○	○	○	○
Yレジスタ指定による ディスクリート入出力	○	○	○	
ストローブ出力	○			

MN1562, MN1564

ポート名	P0, P1	P2	P3	P4, P5	P6~PB
並列および ディスクリート入出力	○	○	○	○	○
Yレジスタ指定による ディスクリート入出力	○	○	○		
ストローブ出力	○				

MN1599+MN1591×2

ポート名	P0, P1	P2	P3	P4, P5	MN1599の出力方		
並列および ディスクリート入出力	○	○			MN1591拡張 制御信号入出 力端子 (EXP端子) (Hレベル)		
Yレジスタ指定による ディスクリート入出力	○	○					
ストローブ出力	○						
					P6~PB	PD	PE, PF
並列および ディスクリート入出力			○	○	○	○	○
Yレジスタ指定による ディスクリート入出力							
ストローブ出力							○

3.7 割込み制御部

割込み制御回路のブロック図を第11図に示す。

割込み制御入力は、内部割込みと外部割込みがある。内部割込みは、タイマカウンタ (TC), シフトバッファ (SB) による割込み TCIRQ, SBIRQ がある。また、外部割込みは (MIRQ), SIRQ, IRQ 端子入力の立下がり時に発生する割込みがある。MIRQ は MN1599 に備えられている。

これら5種類の割込みが発生すると、各対応する割込みフラグ (IF) がセットされる。IRQ, TC, SB の割込みには、イネーブル / ディスエーブルフラグ (IE) が設けられており、プログラムで割込み受理を禁止できる。MIRQ は通常プログラムデバック時に使用され、MIRQ の割込み処理中 (RETIまで) 他の割込みは保留される。

以上の各割込み入力の優先レベル、処理開始番地を第4表に示す。

第4表 割込み入力の優先レベルと処理開始番地
Table 4 Priority level and processing start address of interrupt input.

	処理開始番地				
	高	BANK	PCh	PCm	PCI
MIRQ	↑	1	0	0	0
SIRQ	優先	0	0	0	8
IRQ	レベル	0	0	0	A
TCIRQ	レベル	0	0	0	C
SBIRQ	↓	0	0	0	E
					低

割込みが受理され、割込み処理プログラムを実行するまでに、割込み受理サイクルとして、2マシンサイクルを必要とする。割込み受理サイクルでは、次の1)~3)を実行する。

- 1) プログラムカウンタおよびプログラムステータスをスタック領域へ退避する。
- 2) 受理したIFをリセットするとともに、IRQ, TC, SBに関する該当するIEをリセットし、割込みをディスエーブルする。
- 3) 割込み要求の各処理開始番地をPCにセットする。なお、次に述べる命令サイクルでは、割込み受理は禁止される。
 - 1) 2サイクル命令の1サイクル目
 - 2) EDI命令の2サイクル目
 - 3) 割込み受理ルーチンの2サイクル目
 - 4) 割込み開始番地および次の番地の実行サイクル

3.8 タイマカウンタ

タイマカウンタ部のブロック図を第12図に示す。

タイマカウンタは8ビットの制御レジスタ(TC), 2進アップカウンタ(BC), タイマバッファ(TB)より構成される。タイマカウンタの動作モードは、タイマモード、イベントカウンタモード、パルス幅測定モードがあり、これらの動作モードはWTTC命令によって、タイマカウンタ制御レジスタへ制御モードを書き込むことによって設定できる。このWTTC命令実行により、TC0端子はHレベルとなり、BCがオーバフローするごとに反転する。


タイマカウンタの動作モードの割当てを第13図に示す。以下、上記の各モードの動作を簡単に説明する。

1) タイマモード

タイマモードでは、設定したい時間値をWTTB命令によりTBにセットする。つぎに、プリスケーラの分周比および動作モードをWTTC命令によりTCにセットしタイマを起動する。同時にWTTC命令により、TBをBCに転送し、初期値をセットし、BCがオーバフローすると、IF(TC)がセットされ、再びTBをBCにセットし、以上の動作を繰り返す。

2) パルス幅測定モード

パルス幅測定モードでは、TC1入力端子への入力信号のパルス幅を測定する。BCがカウントするのは、TC1の非有効レベルに続く、有効レベル間であり、カウント終



第11図 割込み制御回路
Fig. 11 Interrupt-control circuit.

了時点でIF(TC)をセットする。その他の動作は、タイマモードと同様である。


3) イベントカウンタモード

イベントカウンタモードでは、TC1端子に印加されるパルス数をカウントする。カウントの有効エッジは、TCの LSB で指定される。WTTC命令によってイベントカウンタモードの動作が開始すると、TB→BCを実行し、TC1への印加信号の有効エッジを検出し、BCをインクリメントする。BCがオーバフローすると、割込み要求信号を発生するとともに、再びTB→BCを実行し、以上の動作を繰り返す。


なお、イベントカウンタモードにおけるカウンタ外部入力の最高応答周期は2マシンサイクルである。

3.9 シフトバッファ部

シフトバッファレジスタ(SB)は、8ビット単位で直列入出力する機能を有する。シフトバッファはSBD端子でデータの入出力を、SBT端子でクロックの入出力を行なう。シフトバッファの構成を第14図に、その動作モードを第5表に示す。



第12図 タイマカウンタの構成
Fig. 12 Timer/counter circuit.




第13図 タイマカウンタの動作モード割当て
Fig. 13 Operation mode of timer/counter.

シフトバッファのデータ転送は送信、受信のいずれとも下位ビットから高位ビットの順に転送され、内部クロックモードにおいては、1マシンサイクルに1ビットずつのシフトクロックが生成される。また、外部クロックモードにおける最高クロック周期も、1マシンサイクルであり、SBTの立下がりが有効エッジになる。

3.10 リセット回路

リセット信号入力端子(RST)をLレベルにするとプログラムカウンタ(PC)、アキュムレータ、Eレジスタ、Xレジスタ、Yレジスタ、CF、ZF、スタックポインタ(SP)、タイマ/カウンタ制御レジスタ(TC)、出入力ポートラッチがイニシャライズされる。また、電源電圧が動作点に達するまでは、内部リセット機能が働き、RSTをLレベルにした場合と同様に各レジスタが初期値にセットされる。



第14図 シフトバッファの構成

Fig. 14 Construction of shift buffer.

4. MN1500シリーズの命令セット

4.1 命令の種類

MN1500シリーズの命令は、その機能から次の4種に分類される。

- 1) データ転送命令 レジスタ間、レジスタとメモリ間のデータ転送を実行
 - 2) 入出力命令 レジスタと入出力ポート間のデータ転送を実行
 - 3) 操作命令 算術演算、論理演算などの各種操作を実行。
 - 4) コントロール命令 プログラムカウンタ、フラグなどの操作を実行
- 各命令は、1バイト命令または2バイト命令であり、1バイト命令の実行には、1マシンサイクルあるいは2マシンサイクルを必要とし、2バイト命令の実行にはすべて2マシンサイクルを必要とする。

4.2 命令セット

命令の形式は、命令コード中にオペランドの指定がないもの、命令コード中にオペランドの指定のあるもの、2バイト命令でオペランドの指定のあるものに大別される。その命令の形式を第15図に、MN1500シリーズの全命令セットを第6表に示す。

第5表 シフトバッファの動作モード

Table 5 Shift buffer operation mode.

T R S B F F	E X T F F	動作
L	L	何も動作しない
L	H	外部クロック受信モード
H	L	内部クロック送信モード
H	H	外部クロック送信モード

TRSB_{FF} セット信号: WTSB命令

リセット信号: シフトカウンタオーバフロー(8回)

: RDSB命令


: リセット時

EXT_{FF} セット信号: SBTEX命令




リセット信号: SBTIN命令

: リセット時



①命令コードの中にオペランドの指定がないもの。




②命令コードの中にオペランドの指定があるもの。



(3)2バイト命令でオペランドの指定のあるもの。



C:命令操作部
OP:オペランド部
odm:アドレス上位部
odm:アドレス中位部
odl:アドレス下位部
8+:ショートコールアドレス



第15図 命令の形式

Fig. 15 Instruction format.

5. 結 言

MN1500シリーズは、複雑な制御を必要とする各種機器への応用を目指して設計した特徴ある構造を有し、新しいプロセス技術、回路技術によって製造される4ビット・1チップマイクロコンピュータである。

内蔵するシフトバッファを使用することにより、疎結合のマルチコンピュータ構造を比較的簡単に構成できるため、従来4ビットマイクロコンピュータの使用が困難であった複雑な機器制御や8ビットマイクロコンピュータを利用していた機器制御等、今後広範囲な応用が期待される。

最後に、本マイクロコンピュータは多数の方々の協力によって完成したものであり、関係者各位に深く感謝します。

第6表 MN1500シリーズの命令セット

Table 6 Instruction set.

 \wedge 論理積(AND) \vee 論理和(OR) $\vee\vee$ 排他的論理和(XOR)

ニモニック		命令コード (Hex)	影響される フラグ	動作	動作説明
デ タ 転 送 命 令	L	load	17	ZF	A←M(X, Y)
	LD	**load direct	1F,da	ZF	A←M(da)
	LE	load from E	2F	ZF	A←E
	LX	load from X	44	ZF	A←X
	LY	load from Y	45	ZF	A←Y
	LI	load immediate	Fn		A←n
	LICY	*load, increment Y	21	ZF	A←M(X, Y), Y←Y+1
	LDGY	*load, decrement Y	25	ZF	A←M(X, Y), Y←Y-1
	LEAI	**load EA immediate	76,mn		E←m, A←n
	LXY	load from X, Y	5C		E←X, A←Y
	ST	store	57		M(X, Y)←A
	STD	**store direct	53,da		M(da)←A
	STE	store to E	56		E←A
	STX	store to X	54		X←A
	STY	store to Y	55		Y←A
	STICY	*store, increment Y	22	ZF	M(X, Y)←A, Y←Y+1
	STDGY	*store, decrement Y	26	ZF	M(X, Y)←A, Y←Y-1
	LBD	**load byte direct	48,da		E A←M(da)
	STBD	**store byte direct	49,da		M(da)←E A
	STXY	store to X, Y	5D		X←E, Y←A
	EX	exchange	47		A←E M(X, Y)
	EXD	**exchange direct	43,da		A←E M(da)
	EXE	exchange with E	46		A←E
	EXICY	*exchange, increment Y	23	ZF	A←E M(X, Y), Y←Y+1
	EXDCY	*exchange, decrement Y	27	ZF	A←E M(X, Y), Y←Y-1
	STSE	store SE	52		S E←E
	EXSE	exchange SE	42		E←S E
	LMEI	**load and modify E	33,mn	ZF	E←E m+n
	STSX	store SX	50		S X←X
	EXSX	exchange SX	40		X←S X
	LMXI	**load and modify X	32,mn	ZF	X←X m+n
	LXSXI	**load X, SX immediate	75,mn		X←m, S X←n
	LYI	load Y immediate	Cn		Y←n
	LXYI	**load X, Y immediate	77,mn		X←m, Y←n
	STSY	store SY	51		S Y←Y
	EXSY	exchange SY	41		Y←S Y
	PSHEA	push E, A	68		S P←S P-1, M(S P)←E A
	POPEA	pop E, A	6C		E A←M(S P), S P←S P+1
	PSHXY	push X, Y	69		S P←S P-1, M(S P)←X Y
	POPXY	pop X, Y	6D		X Y←M(S P), S P←S P+1
	RMD	**reset memory direct	37,da		M(da)←0
	WTSB	write SB and start transmission	80		S B←E A
	RDSB	read SB	84		E A←S B
	WTTC	write TC	81		T C←E A
	WTTB	write TB	82		T B←E A
	RDBC	read BC	85		E A←B C
	WTSP	write SP	05		S P←E A
	RDSP	read SP	04		E A←S P
	RDTBL	read table	0B		E A←ROM(PCh, EA)
入 出 力 命 令	IN	**input	73,po		A←PORT(p)∧n
	INEA	**input byte	71,q		E←PORT(q+1), A←PORT(q)
	OUT	**output	72,po		PORT(p)←A∧n
	OUTEA	**output byte	70,q		PORT(q+1)←E, PORT(q)←A
	ROUT	**reset output	62,po		PORT(p)←PORT(p)∧n
	SOUT	**set output	65,pn		PORT(p)←PORT(p)∨n
	ROUTY	reset output by Y	63		PORT(Y(BP3~2)), Bit(Y(BP1~0))←0
	SOUTY	set output by Y	67		PORT(Y(BP3~2)), Bit(Y(BP1~0))←1
	POUT	**pulsed output	74,po		PORT(p)←PORT(p)∨n

	ニ モ ニ ッ ク		命令コード (Hex)	影響される フラッグ	動 作	動 作 説 明
A	add	10	CF,ZF	A←A+M(X,Y)	AとメモリM(X,Y)を加算し、結果をAにストアする	
AI	add immediate	Dn	CF,ZF	A←A+n	Aと即値nを加算し、結果をAにストアする	
AD	** add direct	18,da	CF,ZF	A←A+M(da)	AとメモリM(da)を加算し、結果をAにストアする	
AE	add E	28	CF,ZF	A←A+E	AとEを加算し、結果をAにストアする	
AC	add with carry	11	CF,ZF	A←A+M(X,Y)+CF	AとメモリM(X,Y)をキャリ付加算し、結果をAにストアする	
ACD	** add direct with carry	19,da	CF,ZF	A←A+M(da)+CF	AとメモリM(da)をキャリ付加算し、結果をAにストアする	
ACE	add E with carry	29	CF,ZF	A←A+E+CF	AとEをキャリ付加算し、結果をAにストアする	
AAC	add carry	01	CF,ZF	A←A+CF	AとCFを加算し、結果をAにストアする	
S	subtract	12	CF,ZF	A←A-M(X,Y)	AからメモリM(X,Y)を減算し、結果をAにストアする	
SD	** subtract direct	1A,da	CF,ZF	A←A-M(da)	AからメモリM(da)を減算し、結果をAにストアする	
SE	subtract E	2A	CF,ZF	A←A-E	AからEを減算し、結果をAにストアする	
SB	subtract with borrow	13	CF,ZF	A←A-M(X,Y)-CF	AからメモリM(X,Y)をボロー付減算し、結果をAにストアする	
SBD	subtract direct with borrow	1B,da	CF,ZF	A←A-M(da)-CF	AからメモリM(da)をボロー付減算し、結果をAにストアする	
SBE	subtract E with borrow	2B	CF,ZF	A←A-E-CF	AからEをボロー付減算し、結果をAにストアする	
O	or	14	ZF	A←A∨M(X,Y)	AとメモリM(X,Y)のORをAにストアする	
OD	** or direct	1C,da	ZF	A←A∨M(da)	AとメモリM(da)のORをAにストアする	
OE	or E	2C	ZF	A←A∨E	AとEのORをAにストアする	
X	exclusive or	15	ZF	A←A⊕M(X,Y)	AとメモリM(X,Y)のXORをAにストアする	
XD	** exclusive or direct	1D,da	ZF	A←A⊕M(da)	AとメモリM(da)のXORをAにストアする	
XE	exclusive or E	2D	ZF	A←A⊕E	AとEのXORをAにストアする	
N	and	16	ZF	A←A∧M(X,Y)	AとメモリM(X,Y)のANDをAにストアする	
ND	** and direct	1E,da	ZF	A←A∧M(da)	AとメモリM(da)のANDをAにストアする	
NE	and E	2E	ZF	A←A∧E	AとEのANDをAにストアする	
C	compare	0F	CF,ZF	A←M(X,Y)	AとメモリM(X,Y)を比較する	
CI	compare immediate	En	CF,ZF	A←n	Aと即値nを比較する	
CD	** compare direct	0D,da	CF,ZF	A←M(da)	AとメモリM(da)を比較する	
CE	compare E	0E	CF,ZF	A←E	AとEを比較する	
CEAI	** compare byte immediate	0C,mn	CF,ZF	E A←mn	EAと即値mnを比較する	
DAA	decimal adjust add	06	CF,ZF	A←A+6 if A≥10 or CF=1	Aが10以上またはCFがセットされているとき、6を加えCFをセットする	
DAS	decimal adjust subtract	0A	CF,ZF	A←A+10H if A≥10 or CF=1	Aが10以上またはCFがセットされているとき、10を加えCFをセットする	
ICM	increment memory	60	CF,ZF	M(X,Y)←M(X,Y)+1	メモリM(X,Y)をインクリメントする	
ICMD	** increment memory direct	61,da	CF,ZF	M(da)←M(da)+1	メモリM(da)をインクリメントする	
DCM	decrement memory	64	CF,ZF	M(X,Y)←M(X,Y)-1	メモリM(X,Y)をディクリメントする	
DCMD	** decrement memory direct	65,da	CF,ZF	M(da)←M(da)-1	メモリM(da)をディクリメントする	
ICEA	** increment byte	59	CF	E A←EA+1	EAをインクリメントする	
DCEA	* decrement byte	5A	CF	E A←EA-1	EAをディクリメントする	
ICY	increment Y	20	ZF	Y←Y+1	Yをインクリメントする	
DCY	decrement Y	24	ZF	Y←Y-1	Yをディクリメントする	
CPL	complement	02	ZF	A←~A	Aの補数を求める	
ROL	rotate left	08	CF,ZF	[C] [A]	Aを左に回転する。MBSをCFに、CFをLSBにストアする	
ROR	rotate right	09	CF,ZF	[C] [A]	Aを右に回転する。CFをMSBに、LSBをCFにストアする	
SLEA	* shift left byte	58	CF	[C] [E] [A]	Eのデータを左にシフトする。LSBは0になる	
RBMD	** reset bit memory direct	3(C+b),da	ZF	M(da;b)←0	メモリM(da)のbによって指定されたビットをリセットする	
SBMD	** set bit memory direct	3(C+b),da	ZF	M(da;b)←1	メモリM(da)のbによって指定されたビットをセットする	
NOP	no operation	00			ノーペレーション	
WI	wait for interrupt	4A			割込み待機する	
RC	reset carry	C3	CF	CF←0	CFをリセットする	
SC	set carry	07	CF	CF←1	CFをセットする	
EDI	** enable/disable interrupt.	5B,mn		I E←1 E∧m\vn	3種の割別のイネーブル/ディスエーブルフラグおよびパンクフラグを指定する	
SBTIN	SB timing internal	30		S B S←0	シフトバッファのシフトクロックに内部タイミングを使う	
SBTEX	SB timing external	31		S B F←1	シフトバッファのシフトクロックに外部タイミングを使う	
JMP	** jump	Ah,ml		P C←hml	アドレスhmlに無条件ジャンプする	
CALL	** call long	9h,ml		S P←S P-2,M(SP)←P C, PC←hml	SPをティクルメントし、アドレスhmlにあるサブルーチンをコールする	
CALLS	* call short	8(8+s)		SP←SP-2,M(SP)←PC,PCh/l←0,PCm=8+S	0ページ(8+S)0にあるサブルーチンをコールする	
JMP	jump by EA	36		PCm←E,PCI←A	同一ページ内でEAで指定される番地へジャンプする	
RET	* return	34		P C←M(S P), SP←SP+2	サブルーチンよりリターンする	
RETI	* return from interrupt	35	CF,ZF	C F/Z F/P C←M(S P), SP←SP+2	インメラブト処理ルーチンよりリターンする	
JBZ	** jump if bit zero	7(8+b),ml		PCm/l←ml if (b)=0	Aのbで指定されるビットが0のとき、同一ページ内のmlにブランチする	
JBNZ	** jump if bit non-zero	7(C+b),ml		PCm/l←ml if A(b)=1	Aのbで指定されるビットが1のとき、同一ページ内のmlにブランチする	
JZ	** jump if zero	6E,ml		PCm/l←ml if ZF=1	ZFがセットされなければ同一ページ内のmlにジャンプする	
JNZ	** jump if non-zero	6A,ml		PCm/l←ml if ZF=0	ZFがセットされれば同一ページ内のmlにジャンプする	
JC	** jump if carry	6F,ml		PCm/l←ml if CF=1	CFがセットされれば同一ページ内のmlにジャンプする	
JNC	** jump if non-carry	6B,ml		PCm/l←ml if CF=0	CFがセットされなければ同一ページ内のmlにジャンプする	
CYIJ	** compare Y and jump	Bn,ml	ZF	PCm/l←ml if Y≠n	Yと即値nを比較し、一致しなければmlにジャンプする	
ICEJ	** increment E and jump	5F,ml		E←E+1, PCm/l←ml if E≠0	Eをインクリメントし、0でなければ同一ページ内のmlにブランチする	
ICYJ	** increment Y and jump	5E,ml		Y←Y+1, PCm/l←ml if Y≠0	Yをインクリメントし、0でなければ同一ページ内のmlにブランチする	

*1 バイト2サイクル命令 (ROM 1バイト使用 実行時間 4μsec (標準)) *2 バイト2サイクル命令 (ROM 2バイト使用 実行時間 4μsec (標準)) **付きない命令は ROM 1バイト使用 実行時間 2μsec (標準)