

# ハイレベル・データフロー形並行処理計算機の検討

A CONSIDERATION OF HIGH-LEVEL DATA FLOW MULTIPROCESSORS

阿江 忠 高橋 浩一 松本 健治 相原 玲二 天満 尚二  
 Tadashi Ae Koichi Takahashi Kenji Matsumoto Reiji Aibara Shoji Tenma  
 広島大学工学部  
 Faculty of Engineering, Hiroshima University

## 1. まえがき

マルチプロセッサシステムの歴史は古く、ILLIAC IV, PEPE, Cmmp, Cm\*, QA-1など数多く列挙できる。これらのマルチプロセッサシステムの目的は並列処理による高速化にあるが、処理速度はプロセッサ台数の意外に小さいところで飽和してしまう傾向にある。汎用性を目的としたシステムではなく、専用機として使用するコンピュータならば、マルチプロセッサシステムも有望であり、分野によっては大形コンピュータのみの速度をもつ低価格のマルチプロセッサシステムが実現可能なことが実証されつつある。さらに、計算機構からただちにアーキテクチャが導かれるような分野ではこのようなシステムの試作がすでに実現されている<sup>(1)(2)</sup>。しかし、他方いくつかの応用分野を対象とするときに、アーキテクチャが必ずしも明確に定まるとは限らない。単純なアーキテクチャを考えると、いわゆる“フォン・ノイマン・ボトルネック”的にオーバーヘッドは減少しない。ところで、非ノイマン形計算機としてデータフロー型コンピュータが提案されている<sup>(3)</sup>。しかしながら、一連のデータフロー型コンピュータは実現の段階では種々の問題点をかかえている。データフロー言語<sup>(4)</sup>の提案からもわかるように、データフロー型コンピュータの発想はトップダウン的なものであり、現在の技術でデータフロー型コンピュータのコストパフォーマンスを考えるのは早計であろう。一方、先に述べたマルチプロセッサの発達を考えたときデータフロー的に働く

マルチプロセッサ、いいかえれば並列処理計算機への進展は自然なものといえよう。

本稿は、このようなボトムアップ的に発達してきたマルチプロセッサシステムのデータフロー化の可能性について検討したものである。使用目的は画像表示システムを想定しているが、同様の動作を行なうシステムでは本稿と同様に考えることができよう。


## 2. 並列処理マルチプロセッサシステムの分類

従来から、Flynnの分類すなわち Single / Multiple Instruction Single / Multiple Data Stream を用いて、コンピュータの動作を表現することが多い。しかしながら、マルチプロセッサシステムでは、 SIMD でも細かくみると SIMD 的な動作ともみなせるような場合がある。ことに、Instruction が single なのか multiple なのか不明確なことが多い。

一応、Flynn の分類にしたがうとすれば、本稿で議論するのは、 SIMD 形のシステムであり、並列処理 (parallel processing) というより並行処理 (concurrent processing) という呼び方がなされているシステムを対象とする。

我々は SIMD 形システムの種々の構成法を議論するため、一つのモデルを導入する。

一般にマルチプロセッサシステムは図 1.(a)



CCU : COMMUNICATION AND CONTROL UNIT  
PU : PROCESSOR UNIT

図 1 マルチプロセッサ  
(プロセッサ集合体の1つの単位)

のように PU ( Processor Unit ) の集合を CCU ( Communication and Control Unit )<sup>†</sup> で結んだものとして表せる。一般に、このシステムの規模は任意であるが、ある適切な一つの規模を UM ( Unit of Multiprocessors ) として以降扱うことにする。UM は、複数個存在して相互に結合され拡張しうることも想定しており CCU, PU ともに外に向った結合も可能とする。

これらの準備のもとに、MIMD形マルチプロセッサを細分しよう。我々は、表1に示すように CCU と PU のそれぞれの機能を高、低にわけることで、4つのタイプに細分する。

CCU PU	低	高
低	I	II
高	III	IV

表1. MIMD形マルチプロセッサシステムの細分

#### タイプ I

CCU, PU とも低機能の場合であり、CCU の機能は低いから特殊な場合はともかく、専用機であっても目的ごとにシステムを設計するのは現状ではかなりむずかしい。低機能の単位を多數個あつめ、かつ、機能の低い CCU により結合して高機能なシステムをつくる（あるいはつくれるか否かを判定する）問題については、今後、さらに検討が必要である。<sup>††</sup>

#### タイプ II

CCU は低機能、PU は高機能の場合で、いわゆる单一目的マルチプロセッサに相当する。もちろん、このようなタイプも有用であるが、データフロー・コンピュータを考察する上では、一応除外して考える。

† PU が数多いときは CCU を Communication and Control Network と呼ぶ方が適切であるが、一つの単位としてはこのように呼んでおく。

†† 理論的には、セルラーオートマタ ( PU は組合せ回路 ) → オートマトン複合体あるいはポリオートマタ ( いずれも PU は順序回路 ) 、とて扱われているものに対応しよう。

### タイプ III

PU は低機能で、CCU は高機能の場合であり、インストラクションレベルでのデータフロー・コンピュータとしては、Rumbaugh の machine<sup>(3)</sup> がその代表的なものである。これに代表される MIT の machine はトップ・ダウン的アプローチとしては興味深いものであり、Dennis の言うように VLSI 技術とともに、やがて開花するのかも知れない<sup>(5)</sup>。しかし、現状では次のタイプ IV よりもまだ多くの問題を有していると言わざるえない。

### タイプ IV

PU, CCU とも高機能の場合であり、タスクあるいはプロセッサー・レベルでの並列性をもつデータフロー・コンピュータとなりうる。


ところで、マルチプロセッサシステムの歴史は古いけれども、PU を大量に使うシステムが実現できるようになったのは、マイクロプロセッサが出来てからである。PU すなわちマイクロプロセッサの数としては 100 以上の個数を用い、(MIPS は評価として必ずしも適当ではないか) 10 MIPS 程度の速さを目的としたマルチプロセッサシステムの実現をここでは対象とする。このとき、タイプ II と呼ぶるシステムには、すでに、全部または一部が完成しているものがある<sup>(1)(2)</sup>。いずれも、偏微分方程式の計算を目的としているが、タイプ II で専用化しうる対象は数多いといえようか？

むしろもう少し柔軟性を要求するシステムの方が多いのではないか…という立場で我々は研究を進めており、CCU にもある程度の機能をもたせたタイプ IV を考察の対象とする。(タイプ IV はタイプ II を含むという見方も成立つ。)

### 3. マルチプロセッサにおけるボトルネックについて

前節で述べたタイプ IV をマルチプロセッサによりつくる典型的な方法は、図 2 のように、共有メモリ (CM と略す) を介してプロセッサ間相互に通信をさせる方法であり、スーパバイザ・プロセッサ (SP と略す) が制御する。このような CM を介して PU を結合する MIMD 形アーキテクチャの問題点は、CM をアクセスするプロセッサ (PU 及び SP) 間の競合がボトルネ

ックになることである。



SP : SUPERVISOR PROCESSOR  
CM : COMMON MEMORY  
PU : PROCESSOR UNIT

図 2 タイプ IV を実現する  
マルチプロセッサシステム

#### 3-1 静的な考察

たとえば、図 3 のように  $PU_i$  と  $PU_j$  がともに CM をアクセスしたいときでも、(a) のように  $PU_i$  にそのアクセス権を与える。そして、 $PU_i$  に CM を使用させているときはもう一方の  $PU_j$  は wait 状態にあり、 $PU_i$  が CM の使用をやめて (release して) はじめて、(b) のように  $PU_j$  は CM を使用できる。もっと多くのプロセッサ




図 3 プロセッサ競合の例

のような policy によりアクセス権を与えるかはシステムによる。例えば、先着順などが多く用いられる。

が競合するときはこの拡張であり、アクセス権はどれか1つだけ有り、残りはすべて wait 状態になる。つまり、M I M D形アーキテクチャでは、このように CM を時間的に share せざるをえない。この share の方法としては、

(1) R-A方式 PU が CM をアクセスするデータ長ごとに share する方法。

(2) A-W方式 PU が CM をアクセスするデータ長とは無関係にマシンサイクルごとに share する方法。

の2方法が考えられる。(個々の名称や詳しい説明については付録参照) それ故に CM を専有している時間は図4, 5のように示される。




図4 R-A方式




図5 A-W方式

直観的にわかるように、A-W方式は競合に関してR-A方式を改善した方式である。それがどの程度かを各 PU 上のメモリ(private memory)から CM への平均転送時間について具体的に計算したものを付録に示す。いずれもプロセッサは Intel 8080A であり、すべてのプロセッサが競合したワーストケースを取っている。A-W 方式の改善は、プロセッサ台数が 10 台以上では、著しい。なお、A-W 方式は DMA 方式と比べても倍程度であり、ハードウェアコストは格段に小さい。さらに、DMA 方式ではランダムアクセスができないという欠点はあるが、A-W 方式

では連続するデータでなくても、同様の転送速度でよい。さらにもう一つ A-W 方式の特長は無手順で CM をアクセスできるから、ソフトウェアの負担が非常に小さい。PU の処理時間の長い場合、A-W 方式と R-A 方式の違いは大差なくなる。一方、この両方式のハードウェアコストはほぼ同等となりせるから、ソフトウェアのより簡単な A-W 方式の方がコスト的にも優れていく。

これらの理由から CM を share する方式としては A-W 方式が適切な方式であると思われる。

以下では、A-W 方式を採用するものとして話をすすめる。

### 3-2 動的な考察

以上は、最悪時の平均転送時間を評価対象としたもので、静的な状態での考察にすぎない。一方、システムを実際の動作における評価、いわば動的な評価を行なうには、通常、動的なパラメータ変化を統計的に把握し、マクロ的な考察を行なう方法がよく用いられる<sup>(8)</sup>。

しかしながら、データフロー-コンピュータが汎用コンピュータとしてつくられるなら、ともかく、現状では何か専用機的な方向を模索するのが妥当であろう。そこで我々は、一応 M I M D 的な目的を規定し、具体的な手続きを走らせて、動的な評価を求める立場をとる。我々は画像表示という应用例をとりあげる。(静止画像のみならず動画をも含む) 画像表示が M I M D 形の動作が適していることを述べるために、図6の例をあげる。

図6では、画をセグメントにわけて、それぞれに手続きを適用して描いている。画を動かす場合には、さらに、いくつかの手続きを適用する。

†) パケット長と考えてよい。

††) ハンドシェイク方式の1つである。

†††) 後述するように、SP 1台と PU 4台からなる pilot machine AKOVST では A-W 方式が採用されている。A-W 方式を実際に動かした報告としては 2 台のプロセッサの場合が文献(6), (7)あたりにみられるが、我々のように 5 台の場合<sup>(13)</sup>特に報告としては見当らないようである。




図 6 Line, Circle, Paint, Smooth という Procedure で描かれる画の例

曲をディスプレイ画面に描く場合、一般に非常に時間のかかるものであることは、よく知られている。

データ → 画データ (picture data) → 表示 (display) の関係は、空間的、ならびに、時間的に図 7 のような関係をもつ。

並列性は時間軸に沿った処理と空間的な処理の両方に考えられる。<sup>(9)(10)</sup>簡単のため、一枚の画を描く空間的な並列性を考えても M I M D 的な記述が適当である。

データから画データへの変換は手続きによりなされるが、画データにも手続き、たとえば、Paint (多角形内の塗りつぶし) や、Smooth (スムージング) などは適用される。

動的な評価を行なうために実験システムとして AKOVST というマルチプロセッサを用いた。

AKOVST は図 8 に示されるようなマルチプロ




図 7. 画像表示システムにおけるデータ、画データの空間的および時間的構造




図8. マルチマイクロプロセッサ

セッサで多目的使用を目的に作られている<sup>(11)</sup>†

図1に示した UM としては多少 PU の数が少ないが、PU 数 1, 2, 3, 4 から得られるデータをもとに、プロセッサ数を増加させたときに、

処理速度(向上比)




図9 並列処理の効果(A-W方式)

処理速度の向上割合はどうなるかを試算したのが図9である。ただし、プログラムは单一の仕事をするものと仮定している。なおこれは、

$$r = \frac{\text{PU への転送時間}}{\text{PU での処理時間}}$$

で定義されるパラメータであり、オーバヘッド係数と呼ぶ。 $r$  が小さいと、オーバヘッドが小さいので、プロセッサ台数  $n$  に対し処理速度は  $1/n$  に近づく。 $r$  が大きいとこの逆となる。

†) 1978 年に製作開始され

第1年度(1978) ハードウェア  
 第2年度(1979) 基本ソフトウェア  
 第3年度(1980) アプリケーション  
 ソフトウェア

の順にそれぞれ開発され、当初の目的<sup>(11)</sup>は一応達成されている。なお、CM をマルチポート化するための share 方式は、もちろん、A-W 方式が使われている。

††) M I M D 形のマルチプロセッサで单一の仕事をさせると S I M D 的な動作をするが、ミクロにはプロセッサ間には実行時間のばらつきがあるから、文献<sup>(12)</sup>でいう S A M D に近い動作をする。

画像表示のためにひんぱんに使われる手続き表2がAKOVSTにはインプリメントされているが、Lineを除く手続きはいずれも図9の曲線の $r=0.001 \sim 0.025$ の範囲内にある。<sup>†</sup>

手続き名	機能
Line	直線を引く
Circle	円を描く
Paint	塗りつぶす
Zoom	ズーミングを行う
Rotate	回転させる
Move	移動させる
Smooth	Spline または Bezier によりスムージングを行う

一般に、图形を描くプログラムはいろいろな手続きを用いる。描画の際、最終的に用いられる手続き（図6の例参照）のほかに、種々の計算のための手続きが必要であり、これらの手続きには時間のかかるものも多い。その意味でオーバヘッドへの影響が小さい場合もあるが、手続きをつくるためのアルゴリズム次第で実行速度の異なることも多く、種々のアルゴリズムが適用可能なMIMD形コンピュータが望ましい。

表2 試作システムに備えられていく手続き

#### 4. データフロー制御機構

手続きレベルでの並列処理を行うデータフロー-コンピュータでは、各PUへの入出力は図10のようなパケットであらわされる。

以下の手続き（数値演算などを含む）の1つを指定する。<sup>‡</sup> data は画像データのみならず、通常の数値及び記号データを含む。special vari-




図10 パケットの形式

基本的な考え方は Dennis 流のものと変わらないが、手続きレベルであるため具体的には異なってくる。図11が本稿の基本メカニズムであるが、activity store 内のactivity template にしたがい、フラグ（flag）が決まる。フラグがたてば、パケットは operation packet として PU に送られ実行される。procedure name は画像処理に用意される基本手続き（Line, Circle,...etc.）と、ユーザが定義するいくつ

able(s) は、制御用の変数であり、token(s)の働きをする。result packet として戻ってきた

†)たとえば、 $r=0.022$  (Circle),  $r=0.005$  (Paint),  $r=0.001$  (Smooth) が実験結果より求められる。

‡)パケット長を短かくするため、個数には制限がある。




図11. 手続きレベル・データフローの基本構造

とき、`token(s)`にしたがい、`activity store`を更新(`update`)する。`predecessor(s)`は、指定があるときに書かれる<sup>†</sup>。`successor(s)`も同様である。`predecessor(s)`は、`token(s)`と同様、`activity template`(図12)に係わることがある。




図12 ACTIVITY TEMPLATE の例

図11のパケット処理機構を現状で完全にハードウェア化することはむずかしい。前節までの検討の結果、対象を手続きレベルの並行処理に限ることにより、パケット処理機構におけるオーバヘッドに対する条件は、インストラクションレベルのそれに比べて緩やかなものと考えられる。

したがって

- (i) プロセッサによる機構化<sup>††</sup>
- (ii) プロセッサとハードウェアモジュール

ルとの組合せによる機構化

(iii) ハードウェアのみによる機構化を考えたとき、(ii)の方式が有効であろう。このとき、プロセッサとしてはバイポーラのビットスライス型を用い、`activity store`のハードウェア化を検討中である。

PUはハイレベルゆえ、通常の浮動小数点演算機構など、画像計算に必要なものはもちろん備えるものとするが、それ以外に画像データ演算機構も有すものとする。一般に画像データ演算機構は複雑なものとなるが、データ構造を制限すれば、十分実現可能である<sup>(10)</sup>。つまり、2つの画の交わりの検出などの手続きも、ほどほどの時間で行えるよう配慮している。

<sup>†</sup>言語上では手続き名に対応する。`successor(s)`も同じ。ユーザが陽に書くのは`successor(s)`であるから、コンパイル時に書かれるものとする。

<sup>††</sup>現在稼動中の AKOVST は(i)のシミュレーションが可能である。

<sup>†††</sup>マイクロプロセッサレベルでは AMD 社の、APU が有名

<sup>††††</sup>たとえば、リスト構造を基本形とし、若干の拡張を備えれば、まずふつうの画には十分であろう。

## 5. 多数プロセッサへの拡張

図1で示したUMは、せいぜい8~16個程度のPUからなるものと考えている。したがって64~128個程度にPUが増加した場合は、まず、そのアーキテクチャが問題となる。

図2であらわされるUMをプログラム上のネット構造に対応した木構造をそのまま対応させ拡張していくと図13のようになる。




図13 木構造アーキテクチャ

最上位のUM Iを除いて通常UMはプロセッサSPがデータの転送にかかわることになり、3.で論じたオーバヘッドがまた問題になる。したがって、転送時間を大幅に増大させないための工夫がいる。

そこで、我々の考察した方式は共有メモリ(CM)を階層化するもので、ピラミッド共有メモリを有す。2レベルの場合を示したのが図14である。




図14. ピラミッド共有メモリ

この方式の原理は、

レベル i で、 CM を使用する権利を得た PU に限り、一つ上のレベル(レベル  $i-1$ ) の CM を要求することができる。

というものである。また、 CM を競合した PU のどれに使用権を与えるかは、各々のレベルにおいてハードウェア(3.で述べた A-W 方式によるアービタ)により定める。(図15参照)




図15 ピラミッド共有メモリを実現する方式

その結果、図13のようにプロセッサを介することなく、ハードウェアレベルで共有メモリとのやりとりが可能である。もちろん、PU間の通信時間は上レベルのときと2レベルのときでは遅いが生じるが、図13より、はるかに改善されよう。必要な木のレベル数は1つのUMがいくつのプロセッサを有するかに依存するが、たとえば、PU数が64のとき、UMに含まれるPU

+ レベル i の共有メモリはすべて同じ容量とし、マップも同じとする。異なるレベル間の共有メモリにはマップの重なりはない。

数を8として2レベルで構成する方法などがある一例である。拡張性はむろん考慮しておく。なお、共有メモリをレベル化する方法は、どんな結合構造でも適用できるから、アーキテクチャを木構造以外のものとする方法も考えられる。いずれにしても、多数プロセッサを用いるシステムには拡張、または変形に対する柔軟性をもつことが望まれるが、その要求も基本的には満足する方式である。

## 6.まとめ

手続きレベルの並行処理を行なわせるという制約のもとで、データフロー・コンピュータを実現する際に生じる問題点を検討してきた。

(1)データフロー機構については、補助的に実現可能なハードウェアモジュールを用いバイオーラ・プロセッサで制御する方式が考えられるが、処理によよばずオーバヘッドについての評価が、今後、必要である。activity store など連想メモリの実現可能性についても同様である<sup>+</sup>。

(2)プロセッサを多数個にする場合の問題はピラミッド共有メモリ方式が有望のようにみえる。スーパバイザを含む5台のプロセッサが共有メモリをshareするパイロットシステム(AKOVST)のハードウェアが完成して約2年間種々の実験を行なった。その結果、ピラミッド共有方式へ拡張することはアーキテクチャを固定するという欠点はあるが、成算のある方式といえる。

いずれにしても、理想的なデータフロー・コンピュータを何年かかりかで製作する方法とは別に、現在すでに存在するマルチプロセッサシステムを除々にデータフロー・コンピュータに近づけることも一方法と思われる<sup>サ</sup>。無理存ところは現状の技術でつくっておき、将来その部分を置きかえていく。手続きレベル並行処理計算機はこのようないアプローチに適している。応用として述べた画像表示は一例にすぎず、認識などを含む画像処理<sup>(4)</sup>への応用も将来考えられるとし、手続きレベルであれば特に応用を限定するものではない。

本稿では手続きレベル並行処理計算機のハードウェア面しか述べなかったが、同時に、当面の目的である画像表示データフロー言語の設計

にもとりかかっている<sup>(5)(6)</sup>。これらソフトウェア面については別途報告したい。

最後に、日頃より種々の面でお世話になる広島大学工学部第二類(電気系)回路・システム大講座 吉田典可教授、市川忠男教授、翁長建治教授はじめとする教官諸氏、および当計算機工学研究室においてパイロットマシン(AKOV ST)の設計、製作に従事された多くの諸氏に御礼申上げる。また、本研究の一部は科学研究費の補助によるものである。

## 文 献

- (1) R.Kober,et al : 'SMS 201-A powerful parallel processor with 128 micro-computer', Euro Micro Jour., 5 PP.48-52 (1979)
- (2) 星野 力ほか:「科学技術専用並列計算機 PACS の開発(I)(II)(III)」,電子通信学会総合全国大会 P1400, 1401, 1402 (昭55-03)
- (3) J.E.Rumbaugh : 'A data flow multi-processor', IEEE Trans. Computer, c-26, PP.138-146 (Feb. 1979)
- (4) J.B.Dennis : 'First version of a data flow procedure language', Lecture Notes in Computer Science, 19, PP.362-376, Springer-Verlag (1974)
- (5) J.B.Dennis : 'The varieties of data flow computers', Proc. 1st Intern. Conf. on Distributed Computer Systems, PP.430-439 (1979)
- (6) B.Loewer : 'The Z-80 in parallel', BYTE, 3, 7, PP.60-63, 174 (July 1978)
- (7) 星野 力:「偏微分方程式解析のためのマイクロプロセッサ複合体」,情報処理, 20, 11, PP. 974-982 (1979-11)
- (8) 也原 智:「マルチプロセッサ方式における共有メモリアクセス競合の解析」,信学論(1), J63-D, 4, PP.334-341 (昭55-04)
- (9) T.Ae and K.Takahashi : 'Picture data processing in small parallel computer', Proc. IEEE 2nd Workshop on Picture Data Description and Management, PP.266-271, Asilomar (AUG. 1980)
- (10) T.Ae, K.Takahashi, H.Chiba and T.Ito : 'Computer graphics in multiple micro-processor system', EUROGRAPHICS 80 edit by C.E.Vandoni, PP.281-288, North-Holland Pub.Co. (1980)

<sup>+</sup>)過去にアレイメモリを試作した経験から、効果とハードウェアコストを考えながら容量を定める必要があり、難しいところである。

<sup>サ</sup>)したがって、本来のデータフロー・コンピュータとは大きな隔たりがあることは否めない。データフロー・コンピュータを広義に解釈しての話である。

- (11) 阿江、大崎、Vuong : 'マルチプロセッサシステムの一方式', 信学技報 EC 78-35 (1978)
- (12) 元岡、鈴木、喜連川、新聞 : 'SAMO 計算機～A High Level Data Flow Machine～', 情報処理学会計算機アーキテクチャ研究会 34-1 (1979-05)
- (13) 阿江、高橋 : 'インターリープ形共有メモリをもつマイクロプロセッサシステム ACOVST', 電子通信学会部門全国大会 381 (昭54-10)
- (14) 市川、坂村、諸隈、相馬 : '連想プロセッサ AR ES', 信学論(D) J61-D, 10, PP. 743-750 (1978-10)
- (15) 高橋、阿江 : 'マルチプロセッサ向き画像処理言語の提案', 電気四学会中国支部連大 72312 (昭55-11)
- (16) K.Takahashi : 'An experimental data flow multiprocessor with procedure-level concurrency', (prepared for Master Thesis, Hiroshima University).

(17) 阿江、高橋、千葉、松本 : 'マルチプロセッサによるグラフィックターミナルの高速化について', 信学技報 IE 80-39 (1980)

(18) T.Ae, K.Takahashi and T.Ito : 'A multiple microprocessor system with mutually diagnosing capability', Proc. International Computer Symposium (Vol I), PP.375-388, Taipei (Dec. 1980)

### 付録

共有メモリ(CM)を share する 3 つの方式(R-A, A-W, DMA)それぞれについて、平均転送時間とプロセッサ数に対して計算した図を、以下に掲げる。INTEL 8080A をプロセッサとして、各方式について CM をアクセスする標準的なプログラムを書き、クロック周波数を 2MHz として求めた(詳細は文献(17)参照)。

パラメータは転送バイト数であり、各図とも以下の通りである。





図 A-1 競合時の平均転送時間 (R-A 方式)




図 A-2 競合時の平均転送時間 (A-W 方式)




図 A-3 総合時の平均転送時間 (DMA)

画像表示に用いるいくつかの手続きの実行速度がプロセッサ合数の増加 (1, 2, 3, 4) に対して、どのように遠くなるかを述べる。直線 (Line) は本数が 16 本程度になると、プロセッサ合数に比例するようになる。円を描く (circle, たとえば写真 1) は図 A-4 のように、さらに比例度はよくなる。

塗りつぶし (Paint), スムージング (Smooth) の場合 (たとえば写真 2, 3) になると、(紙数の都合上、図は省略するが) ほとんど比例して ( $r=0$  に近い) 直線となる。




図 A-4 並列処理の効果 (Circle)




写真 2




写真 1




写真 3