

# ハードウェアによるコンパイラの実現： 設計とシミュレーション評価

平山正治 工藤司 房岡璋  
(三菱電機株式会社)

## 1. まえがき

Bashkow's FORTRANマシンの提案以来、ソフトウェアをハードウェア化しようとする試みは多数提案されている。これらの多くはプログラミング言語をコンパイルせずに直接実行しようとするものであるが、現在、いくつかの商用マシン (Burroughs B5500, SYMBOL) 以外は実験的なマシンがほとんどであり、このようなマシンが広く利用される状況には至っていない。従って、多くの計算機システムにおいてコンパイルは計算機タスク中のかなりの比重を占めている現状である。このような状況においてコンパイル処理をハードウェア化しようという試みは、以下のような観点から、将来の計算機システムにおいて有望なアプローチと考えられる。

- (1) 近年のLSIの進歩はめざましく、かなりの複雑さ(数十万ゲート)をもったシステムまで容易にLSI化できる状況にあり、コンパイラのような複雑なソフトウェアでもLSI化し、高速かつ安価に実現する可能性がある。
- (2) コンパイル処理は逐次的な記号処理であり、コンパイル・アルゴリズムのパイプライン構造は並列処理プロセッサによるハードウェア化に適した構造と考えられる。
- (3) コンパイラを数チップのVLSIで実現し、インテリジェント端末などの中に組込んでしまい、メインフレームからコンパイルの負荷を取り除いたような機能分散システムはこれから計算システムとして望ましい方向と考えられる。

本報告では高級言語Pascalのソースプログラムを仮想スタックマシンのマシンコードであるP-codeにコンパイルする処理装置の設計思想、基本構成、およびその評価について述べる。

## 2. コンパイラマシンの背景

通常はソフトウェアによって処理されているコンパイラをハードウェア化しようという試み(コンパイラマシン)は以下のようない背景から導かれたものである。

### (1) 高級言語直接実行マシンの限界

1960年代から多くの高級言語マシンが提案されているが、いくつかの商用マシン以外は、現在、ほとんど利用されていない状況にある。高級言語のソースプログラムを直接、インタプリートしようというアイデアは単純で魅力的ではあるが、その実現には本質的に困難な問題を含んでいると考えられる。すなわち、直接実行マシンを複雑かつ非効率的なものにしている原因是、言語上の表現からハードウェア内部のプログラム構造とデータ構造に変換する処理(記号処理)と、実際の演算(データ処理)という2つの異なる機能を実現しなければならない点にあると考えられる。また各言語がサポートしているデータタイプやオペレーションを効率良く処理しようとすると、各言語ごとに異なったアーキテクチャの直接実行マシンを開発しなければならないという問題もある。このような

観点から、高級言語は最適なオブジェクトコードにコンパイルされ、これが高性能の処理装置によって実行される事が必要であり、このためにコンパイラをハードウェア化によって高速化をはかるような試みが考慮されるべきだと考えられる。

### (2) LSI 技術の進歩


近年のLSI技術の進歩はめざましく、スピードのうえでも実装密度のうえでも大幅に性能が向上している。従って、コンパイラのようなかなり複雑なソフトウェアでも数チップのVLSIで構成でき、インテリジェント端末やパーソナルコンピュータ等の内部に組込む事が容易に可能な状況になりつつある。このような状況のもとでは、計算機の機種ごとに多数のプログラミング言語のコンパイラを開発するよりも、特定のコンパイル専用ハードウェアを開発しておき、機種、言語の仕様に応じてRQM, PLA等の内容を変更する事でコンパイラを実現する方が安価にできる可能性がある。

### (3) 効率的機能分散

高級言語のプログラムをマシンコードに変換する処理と、このマシンコードを実行する処理との両方が将来の計算機システムにおいても必要であると考えられる。しかし、実際の演算に対して補足的なタスクであるコンパイリングをメインフレームで実行する必要はなく、またメインフレーム自体、コンパイリングのようなテキスト処理を得意としていない。従って、コンパイリング、プログラム編集、デバッグ等のマンマシンインターフェイスに属するようなタスクをメインフレームから除外し、インテリジェント端末等に組込んでしまう方が望ましいと考えられる。この結果、各種言語のプログラム編集、デバッグ、コンパイル等を行なうフロントエンドプロセッサと、各言語の種類に対応した専用の高速データ処理機能をもったバックエンドプロセッサ（たとえばFORTRANに対するアレイプロセッサ、COBOLに対応するファイルプロセッサ、データベースプロセッサ等）を備えた機能分散システムが将来の計算機システムとして実現される。

## 3. コンパイラマシンの設計方針

Pascalで記述したPascalコンパイラが約4,000ステートメントにおよぶ事からも明らかのように、コンパイラはかなり複雑なソフトウェアのひとつと考えられる。しかし、コンパイラの処理内容は以下に示す4つの基本的なサブタスクに分解する事ができる。



コンパイラをハードウェア化する1つの方法としては、これらのサブタスクを専門に処理するマイクロプロセッサを結合し、パイプライン的にコンパイル処理を行なう事が考えられる。しかし、汎用のマイクロプロセッサではコンパイルингのような記号処理には不向きな点もあり、また、単なるソフトウェアの分解、マイクロプログラムへの再コーディングだけでは本来の意味でのハードウェア化とは言い難い。

本報告で述べるコンパイラマシンは、複数の処理モジュール間をデータトーグルが移動していく中でコンパイルингが行なわれ、また、各処理モジュールはVLSI化の観点から、ほとんどの演算、制御をPLAで実現し、PLA+メモリ（レジスタ）という単純な構成で設計する事をめざしている。

### 3.1 構文解析

コンパクトで効率の良い構文解析ハードウェアを実現するためには、対象とする言語の文法とその解析方法とに依存するが、Pascalの文法は以下に示す Greibach's normal form と呼ばれる書きかえ規則の形式で、ほとんどを記述する事ができる。

このような性質をもつ言語に対しては top-down に構文解析を行なう事が容易であり、これを実現するためにはスタックつきの有限状態マシンを構成すれば良い。

Greibach の標準形は以下のように表わされる。

$$Z \rightarrow a$$

$$Z \rightarrow a X$$

$$Z \rightarrow a X Y$$

ここで、X, Y, Z は非端末記号であり、a は handle と呼ばれる端末記号である。このような書きかえ規則によって展開できる言語の構文解析は以下に示すような有限状態マシンによって実現される。すなわち、X, Y, Z を <状態> と考え、a を <入力シンボル> とし、現在の状態 Zにおいてシンボル a を入力した時、次の状態 X, Y を生成するようなマシンを考えれば良い。ここで、次の状態 X, Y に応じて以下のようないくつかの動作をすればよい。

$$(Z, a) \rightarrow (X, Y)$$


if  $X = \emptyset$  and  $Y = \emptyset$  then pop up stack  $\rightarrow Z$

if  $X \neq \emptyset$  and  $Y = \emptyset$  then  $X \rightarrow Z$

if  $X \neq \emptyset$  and  $Y \neq \emptyset$  then  $X \rightarrow Z, Y \rightarrow \text{push down stack}$

Pascalにおける変数の宣言を行なう構文における書きかえ規則を例として図1に示す。

しかしながら、このような決定性文法では記述できない、またはできにくい構文が Pascal の中に存在しているため、現実のハードウェアではこれを回避するための機構が導入されている。



```

<block> ---> var <d.var1>
SP token op="05

<d.var1> ---> id. <d.var2>
SP token op="15, data="8nnn

<d.var2> ---> , <d.var1>
---> : <type> <d.var3>

<d.var3> ---> ; <d.var4>
SP token op="16

<d.var4> ---> id. <d.var2>
SP token op="15, data="8nnn
---> xx <d.var5> (*)
SP token op="04

<d.var5> ---> procedure <d.proc1>
...

```

図1. 変数宣言部の構文解析

### 3.2 意味解析

コンパイルinguにおける複雑な処理のひとつとしてデータタイプの処理やデータの配置など、変数に関連するものがあり、この中には複雑なキーによるテーブルサーチのようにハードウェア化が難しい処理がある。Pascalの場合、プログラムの実行部で使われる定数、変数、プロシージャ等は、必ずプログラムの宣言部で前もって宣言されなければならず、これらがプログラムの実行部で参照された時には、コード生成のために必要なコンパイル環境はすでにできあがっている。このような Pascal の構文上の構造を反映して、現在検討中のコンパイラマシンも、プログラムの宣言部の意味を解析してオブジェクトコードの生成に必要なコンパイル環境を作り出す部分と、プログラムの実行部の内容に従ってオブジェクトコードの生成を行なう部分とを独立した処理装置を割当てている。

また、上記のコンパイル環境や、ソースプログラム上のレキシカルな表現と内部コードとの対応表等を格納するための共有記憶装置を設け、これには遠隔機能のような高度な検索機能によって、複雑な情報検索が容易にかつ高速に行なえる構成になっている。

### 3.3 システムの構造

以上のような考察から、現在検討中のコンパイラマシンは、図2に示すように、5台の処理装置（Lexical Processor, Declaration Parser, Semantic Processor, Body Parser, Code Generator）と1台の共有メモリ（List Memory）が2本の共通バス（P-BUS, Q-BUS）とで結合された構成になっている。

各処理装置はコンパイル処理の各ペイロードに対応し、（構文解析は宣言部と実行部で別の処理装置を割当てている）前のステージから転送されたデータパケット（トークン）を受取り、要求されるオペレーションの後、新しいトークンを生成して次のステージに転送するという単純なサイクルをくりかえす事により、Lexical Processor に入力した Pascal のソースプログラムが、Code Generator から P-code にコンパイルされて出力される。

このコンパイラマシンはホスト計算機と通信回線で接続された端末として動作し、コンパイルの対象となるソースコードや、コンパイル結果のオブジェクトコードは通信回線を経由してホスト計算機との間で転送される。




図2. システムの構成

## 4. コンパイラマシンの内部構成と動作概要

### 4.1 文句解析

ホスト計算機から転送されてくるPascalのソースプログラムは、Lexical ProcessorによってASCIIコードによる表現から内部コードによる表現に変換される。この変換過程は大きく2つの処理に分ける事ができる。最初の処理では、入力された文字列を走査し、特殊記号、文字列、整定数、実定数、文字定数に分解する。また、この段階で、不用なブランク、改行コード、コメントは削除される。次の処理として特殊記号を1B長の内部コードに変換する。文字列、各定数はList Memoryに転送し既定義か未定義かのチェックを依頼する。各定数の場合にはこれらの値が登録されたテーブルの番地がList Memoryから転送されるので、これに定数のタイプを示すコードを加え、2B長の内部コードを生成する。

文字列の場合は、予約語、システムであるかじめ決められている標準名、およびユーザ定義の識別名の3種の可能性があり、List Memoryからの応答に従って、それぞれ、1B長、3B長、2B長の内部コードを生成する。（図3に内部コードの一覧表を示す。）このようにして変換された1～3B長の内部コードはDPトークンとしてDeclaration Parserに転送される。

現在検討中のコンパイラマシンではLexical Processor, Semantic Processor, Code Generatorの3種の処理装置を同一のハードウェアで実現する事を検討している。（この処理装置の内部構成を図4に示す。）

この処理装置は、図からも明らかなように、マイクロプログラム制御のプロセッサであるが、

特殊記号 予約語	0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
ユーザ定義の識別名	1 0 0 0 識別名テーブルアドレス
標準の識別名	1 1 0 0 タイプ コンパイル情報テーブルアドレス
整定数	1 1 0 1 整定数テーブルアドレス
実定数	1 1 1 0 実定数テーブルアドレス
文字定数	1 1 1 1 文字定数テーブルアドレス

図3.  
内部コード  
一覧表




図4. Lexical Processor の 内部構成

演算装置として3箇所、さらに命令のシーケンス制御、入力データのデコードの各所に PLA を使用し、これらの具体的な機能はこの処理装置を使う目的に応じて設定すればよく、この動作の区別はマイクロ命令のフィールドで指定すればよい。従って、特殊な演算、任意のデータデコード、自由な条件つき分歧等がハードウェアを変更する事なく設定でき、PLA と制御記憶のマイクロプログラムを変更する事で広範な応用に適応できるような柔軟な構造をもった処理装置である。

#### 4.2 構文解析

前述のように Pascal の構文ではプログラムの宣言部と実行部とが明確に分離され、コンパイラにとっても処理が容易な構造になっている。コンパイラマシンでもこの利点を反映して、構文解析を2つの独立した処理装置 Declaration Parser, Body Parser の2つに割当て、それぞれプログラムの宣言部、実行部の構文解析を受けもっている。

Declaration Parser は Lexical Processor から転送されてくる内部コード (SP トークン) を受取り、このうちプログラム宣言部の構文をチェックし、構文に従って変数、データタイプ、プロシージャの登録等、コンパイル環境を作り出すための指示を SP トークンとして Semantic Processor に送出する。(図1 参照)

この時の構文解析は前章で示したように、有限状態マシンのモデルをレジスタ、スタック、および PLA でインプリメントしている。Parser の具体的な内部構造は、図5に示すように、状態レジスタ X, Y, Z, 入力コードを格納する C レジスタ、状態スタック、および2個の PLA (X-State PLA, Y-State PLA) ことで有限状態マシンを構成している。これら構文解析回路の他に Semantic Processor に送る SP トークンの命令コードを生成する QP-code PLA、状態に応じた制御情報を出力する Control PLA。および Parser 全体の制御を行なう Main Control PLA などで構成されている。

この処理装置も PLA 主体の構成となっており、以下に述べる Body Parser も同じハードウェアを用い、PLA の内容を変更する事によって、プログラムの実行部の構文解析を行なっている。




図5. Parser の内部構成

Declaration Parser がプログラム実行部の内部コードを入力した時は構文解析を行なわず、その内部コードをそのまま Semantic Processor に送る。Semantic Processor では、ユーザ定義の識別名、定数に対してこれらのコンパイル環境が格納されている領域がアクセスしやすいように内部コードのアドレス部を変更するだけで、その他の内部コードに対する操作は Body Parser に任せられる。

Body Parser はこれらの内部コードを受取り、Declaration Parser と同等の方法でプログラム実行部の構文をチェックし、その構文に従ってコード生成のための指示を CG トークンとして Code Generator に送出する。(図 6 参照)

#### 4.3 意味解析・コード生成

前述したように、本コンパイラマシンでは意味解析を行なう Semantic Processor とコード生成を担当する Code Generator の 2 個の独立した処理装置によって、オブジェクトコードの生成を実現している。しかし、いずれの場合も、前のステージにおいて Declaration Parser、または Body Parser によって構文解析が完了しているため、これら 2 台の処理装置の機能は比較的単純である。すなわち、Semantic Processor は SP トークンの命令コードに従って、List Memory 中にコンパイル環境を生成、Code Generator は CG トークンの命令コードに従ってオブジェクトコードを生成すれば良い。

たとえば、図 1 に示した変数宣言の例であれば、SP トークン "05" によって変数宣言の初期設定、"15" によって同時に送られてくる識別子の変数としての登録、"16" によって変数のデータタイプの登録、"04" によって変数宣言の終了処理をそれぞれ行なえば良い。また、図 6 に示す C 语句におけるコード生成の例であれば、CG トークン "11" によって前の <exp> の値のロード、および条件つき分岐命

令 (FJP) の生成、"12" によ

って label 2 へ  
の無条件分岐命  
令と label 1 の  
生成、"13" によ

って label 1 の  
生成、"14" によ

って label 2 の  
生成をそれぞれ  
行なえば良い。

以上のように、  
処理の内容は非  
常に簡単なもの  
もあるが、多く  
は List Memory  
の参照や IL-ブ  
構造を必要とす




図 6. C 语句のコード生成

る処理もあり、簡単なハードウェアによる実現はむずかしい。現在は、前述したように Lexical Processor と同じハードウェアを用い、PLA のプログラミングとマイクロプログラムによる実現を検討している。

## 5. 性能評価

効率の良いハードウェアを開発するためには事前のシミュレーションによる性能評価を十分に行なう必要があるが、我々が現在、設計中のコンパイラマシンであれば、以下のようないくつかの項目について調べる事が重要である。

- 各処理装置でのトークンの処理時間、およびトークンの発生頻度と分布
- 2本の共通バスの使用状況
- List Memoryへのアクセス頻度と応答時間
- トークンの形式、データ転送の形式
- 処理装置の内部回路のみを除き、メモリ容量、PLA 容量の推定

以上のような項目に着いて解析する事を目的として、現在、ハードウェア記述言語 ISPS を用いてシミュレーション実験を行なっている。以下では、Lexical Processor と Declaration Parser のシミュレーション結果について述べる。

### (1) Lexical Processor の評価

図4に示すマイクロプログラム制御のプロセッサによって Lexical Processor を実現したものを作成し、ISPS で記述し、実際に3個のサンプルプログラム (EX1: quick sort, EX2: 8 queens, EX3: topological sort) を実行してみた時の結果を表1に示す。

この表からも明らかのように、入力文字1文字あたり平均12クロック (1クロックを100 nsecとすれば1.2μsec) を要している。また、List Memoryへのアクセス頻度はそれほど高くなく、40マイクロ命令に1回程度の割合になっている。この処理を実現するために要したマイクロ命令数は約170語、また、使用したPLAの項数は、PLA.Xが50項、PLA.Yが18項、PLA.Wが0項、Sequential Control PLAが111項、Decode PLAが20項という状況であった。このように PLA はかなり有効に使用されているが、反面、スタック

表1. Lexical Processor の性能評価

プログラム	EX 1	EX 2	EX 3
ステートメント数	49	36	68
入力文字数	1,992	1,559	2,750
出力したトークンの数	280	250	388
出力したコードの量(B)	445	402	602
実行ル命令数	6,311	5,457	9,018
実行クロック数	23,075	19,951	32,992
ListMemory アクセス数	165	153	214
P-BUS 使用回数	214	196	280
Q-BUS "	165	153	214

表2. Declaration Parser の性能評価

プログラム	EX 1	EX 2	EX 3
入力したトークン数	280	250	388
入力した内部コード(B)	445	402	602
(宣言部 実行部)	(136 309)	(111 291)	(181 421)
出力したトークン数	278	265	396
出力したコードの量(B)	634	589	933
(宣言部 実行部)	(141 493)	(112 477)	(153 780)
実行クロック数	1,692	1,544	2,391

やレジスタファイルはほとんど使われておらず、この処理装置の記憶リースは Lexical Processor として不用なものであった。

## (2) Declaration Parser の評価

図5に示した有限状態マシンの処理装置で Declaration Parser を実現したもの を ISPS で記述し、(1)の Lexical Processor の出力（内部コード）の構文解析を行なった結果を表2に示す。

この結果、Declaration Parser は入力したトークンの数とほぼ同数のトークンを出力しているが、1トークンあたりの所用時間は平均 6クロックであり、Lexical Processor が 1トークンを出力するのに平均 83クロックを要している事と比較して大きなスピードのアンバランスが生じている。また、Declaration Parser は何のオペレーションもしないプログラム実行部のトークンに対し、各トークンごとに命令コードを付加しているため、データ転送量が 2倍近くに増加しているという現象があらわれている。

Declaration Parser で使用した PLA の項数は、X-State PLA が 176 項、Y-State PLA が 28 項、QP-Code PLA が 117 項、Control PLA が 119 項とかなりの項数を要している事がわかる。

## 6. あとがき

本報告では Pascal のソースプログラムを P-code にコンパイルする過程を ハードウェアで実現しようとする試みについて述べた。現在、ハードウェア 記述言語によるシミュレーション実験を行なっているが、複数の処理装置に固定したタスクを割当てているため、処理時間のアンバランスが生じ、最大性能が full に發揮されない等の問題が判明してきている。さらに、全処理装置が同時に動作した時の共通バス、List Memory のアクセス競合の問題もあるかと思われ、今後、各処理装置の方式、データトークンの形式等に十分考慮した設計を行なう必要がある。また、VLSI 化を指向した方式として PLA を全面に使用した アーキテクチャを探っているが、現実の MQS プロセスとの適合も考慮して、再度、詳細に検討を進めたいと考えている。

## (( 参考文献 ))

- (1) N.Wirth, "Algorithms + Data Structures = Programs", Prentice-Hall, 1976
- (2) D.R.Ditzel and D.A.Patterson, "Retrospective on Higher-Level Language Computer Architecture", Proc. of 7th Annual Sympo. on Computer Architecture, 1980
- (3) T.Ito and A.Fusaoka, "A Compiler-compiler Machine", Digital Process, Vol.1, 1977
- (4) F.Andre, et.al., "KENSUR : An Architecture oriented towards Programming Languages Translation", Proc. of 7th Annual Sympo. on Computer Architecture, 1980
- (5) K.V.Nori, et.al., "The PASCAL <P> Compiler: Implementation Notes", Tech. Report of Institut fur Informatik, ETH, July 1976
- (6) A.J.Korenjack, J.E.Hopcroft, "Simple deterministic languages", Proc. IEEE 7th Annu. Symp. of Switching and Automata Theory, pp.36-46, 1966
- (7) J.P.Gray, "Introduction to silicon compilation", 16th Design Automation Conf. Proceedings, pp. 305-306, June, 1979

- (8) R.W. Floyd and J.D. Ullman, "The Compilation of Regular Expressions into Integrated Circuits", Stanford Computer Science Dep. Report No. STAN-CS-80-798, April, 1980
- (9) M.R. Barbacci, "The ISPS Computer description language", Carnegie-Mellon Univ. Technical Report CMU-CS-79-137, Aug. 1977