

2 レベルマイクロプログラム制御計算機 MUNAP のシステム記述言語: MSDL

A SYSTEM DESCRIPTION LANGUAGE FOR A TWO-LEVEL
MICROPROGRAMMED COMPUTER MUNAP : MSDL

山崎 勝弘[†],
KATSUHIRO YAMAZAKI

馬場 敬信[†],
TAKANOBU BABA

橋本 信行[†],
NOBUYUKI HASHIMOTO

奥田 健三[†],
KENZO OKUDA

金井 裕之[†],
HIROYUKI KANAI

橋本 和彦⁺⁺,
KAZUHIKO HASHIMOTO

+ 宇都宮大学工学部 (FACULTY OF ENGINEERING, UTSUNOMIYA UNIVERSITY)

++ 日立ソフトウェアエンジニアリング (HITACHI SOFTWARE ENGINEERING)

1. まえがき

高級言語マシン、マシンチューニングなどの
ダイナミックマイクロプログラミングの応用分
野を拡大させるためには、それらのファームウ
ェアを短期間に、かつ信頼性の高いシステムと
して開発できる言語が必要である。従来のマイ
クロプログラミング言語では、実行効率の改善
などの最適化に重点がおかれて、必ずしも高信頼
性を指向したものではない。しかし、近年のハ
ードウェア価格の急激な低下に伴い、信頼性が
高く、人間にとて使いやすいアーキテクチャ
をハードウェアとファームウェアでもサポート
することが必要となってきた。

我々の研究室で開発した2レベルマイクロプロ
グラム(MP)制御計算機MUNAPは、多
重プロセッサユニット(PU)による並列処理、
非数値処理用ハードウェアなどを特徴としている(1)(2)。現在、MUNAPのMPは機械依存の
レジスト転送形式を有するMPアセンブリ語に
より記述されている。本言語では順序制御にお
けるテスト機能の一様化、複数PUを行わせる
同一演算を一文で記述可能など、MPを簡潔に
記述できるよう配慮されている。また、異なる
マイクロ命令間でのAPIプログラム(UP)の
共用化および上層感の最適化により、制御記
憶容量の削減が図られていく(3)。

一方、高級言語マシン、データベースシステ
ムなどのMUNAPの応用分野において、大規
模なシステムプログラムを短期間に、かつ信頼
性の高いシステムとして開発するためには、工

ラーモード出、デバッグ支援などを考慮したシス
テム記述言語が必要である。特に、MUNAPの
場合には4台のPUによる並列処理を、マイ
クロ、+12つのレベルで柔軟に制御していくた
めに、大規模なMPをレジスト転送形式のアセ
ンブリ語で短期間に開発することは困難である。
従って、2レベル制御と4台のPUによる並列
処理を意識せずに、かつMUNAPのハードウ
ェア機能を十分に活用できるシステム記述言語
が要望される。以上の背景から、我々はMUN
AP用のシステム記述言語: MSDL (MUN
AP SYSTEM DESCRIPTION LANGUAGE) を設計した。

従来のシステム記述言語としては、PL/I
を基礎としてIBM360用に開発されたPL
360, PPP11上で動くUNIXオペレ
ーティングシステム用に設計されたCなどがある。
Cでは豊富な演算子、近代的な制御構造、表現
の簡潔性などを特徴としている。一方、MSD
Lの特徴として、言語仕様とハードウェアとの
対応の明確化、言語仕様の簡潔性、タグ付きア
ーキテクチャの採用があげられる。特に、言語
仕様においては、非数値処理用ハードウェアの
活用を図るための演算子(シフト、交換)、列
関数などが導入されている。また、タグ付きア
ーキテクチャの採用により、種々のエラー検出、
デバッグ支援などを効率よく実現できることを
目的としている。

本稿ではMSDLの言語仕様、処理方式につ
いて述べ、さらに実験結果に基づいて処理系の
評価を行う。

2. MUNAPの概要(1)(2)

MUNAPは、図1に示すように、4台のPUX4内蔵されたMPメモリ(NPM)を置き、これらを1つのMPメモリ(MPM)中のMPによって制御するという、2レベルMP制御方式を採用している。MPMとNPMは共に書き換える可能である。

MPによって直接制御される非数値処理ユニットは、シャトル交換網(SEN)とアドレスモデルファイア(AM)である。SENはバス構成のための位置にあり、4ビット毎の巡回シフト、鏡像交換、交換、及びブロードキャストなどの操作を行う。AMは8, 16, 32, 64ビット単位でのアドレスシングルを可能とし、しかもこれらを各8ビット長の主記憶(MM)パンク8個にインタリーブすることにより、連續した語の並列アクセスを可能としている。

MPによって制御される演算ユニットは、算術論理演算ユニット(ALU), 7ビットの倍割結合ユニット(DCU), 及びビットセットやテストを行うビット処理ユニット(BDU)である。このほかに、汎用レジスタ(REG), マイクロスタッカ(MSTK), スカラチップメモリ(SPM), カウンタ(C), フラグレジスタ(FLR), ポートレジスタ(IPR, OPR)などが設けてある。

MUNAPにはコンソールプロマッサとして、ECLIPSE S/130が接続されており、MUNAPのMM, MPM, NPMなどへの譲り書きはECLIPSEを介して行われる。ECLIPSE上には、MPの起動、スタートラン、ファシリティへの譲り書きなどを制御するデバッガ、複数のMPの結合構造を行き来し、及びMPを1ステップずつステップランさせ、複数の評価データを収集するエバリュエータが作成されている。

3. 言語仕様

3.1 設計方針

システム記述言語に対しては、アセンブリ語による記述と比較して、実行効率をさほど低下させることなく、記述能力、文書化能力、データ交換機能などを向上させることが必要である。




図1 MUNAPの構成

3. MSDLの設計方針は次の3点に要約される。

(1) ハードウェアの活用

MUNAPのハードウェア、特に、BDU, DCU, SENなどを十分に活用し、実行効率のよい処理系とすること。すなはち、BDU, DCUに対しては別開数を、SENに対してはシフト演算子、交換演算子などを導入する。

(2) 簡潔性

MSDLの演算子、データ長とMUNAPのマイクロアーキテクチャとの対応を明確にし、言語仕様を簡潔にする。また、処理系の作成において、MMとレジスタ間のデータ転送のように、複数のモジュールごとに通用する機能を基本コマンドとして定義する。この基本コマンド命令の導入により、処理系の作成および保守の効率化を図る。

(3) タグ付きアーキテクチャ

MSDLの各データには26ビットのタグが付加され、データの属性、容量、オペレーティ

- / アンデータフローの有無, 定義 / 参照の有無などの情報を保持している。このタグ付きアーキテクチャにより, MS-DOSの言語仕様とMUNAPのマイクロアーキテクチャ間のセマンティックギャップをできるだけ縮小させる。

すなはち,

- (i) 種々のエラーを検出し, デバッグ支援を行う。
- (ii) 記号表の参照回数を減らさせ, 処理速度の向上を図る。
- (iii) オペランドの型変換に使用し, 全ての回数を減らせる。

などの機能を実現する。

3.2 データ型, データ構造, 演算子

MS-DOSにおけるデータ型を表1に, 演算子を表2に示す。整数, 實数, ビットのデータ長は, MUNAPの1語が16ビットで, 4台のPUによる並列処理が可能であることに対応している。演算子型の変数には, 算術, 論理, シフト, 交換の演算子を代入でき, 演算子間接指定できる。また, データ構造として, 2次元までの配列と構造体が用意されている。

演算子のうち, 算術, 論理はPUのハードウェア機能に, シフト, 交換はSENのハードウェア機能に対応している。シフト演算子では63ビットまでの算術, 論理, 巡回シフトを, 交換演算子ではミラー交換などを指定可能であり, これらはSENにより高速処理される。

3.3 文, 列関数

プログラム内に複数の外部手続きから成り, 1レベルのブロック構造を有している。文に対する構文グラフを図2に示す。図2において, 代入文から複合文までは, 言語"C"の記法に準拠している。制御文として, IF文, WHILE文, FOR文, SWITCH文を設けてある。手続き文における引数の受け渡しの方法として, 値呼びと蓄積呼びがあり, 蓄積の再帰呼び出しは許されない。MS-DOS独自の文として, フラグ変数へのセット/リセット, スタックへのpush/pop, 演算子型変数への代入, 集合と変数との交換がある。

列関数を表3に示す。ビット列変数, 文字列変数に対して, 共に, 切出し, 位置検出, 計数,

表1 データ型

整数	SHORT(16), INTEGER(32), LONG(64)
実数	FLOAT(32), DOUBLE(64)
ビット	SBOOL(16), BOOL(32), LBOOL(64) LBOOL N (64+16K)
文字	CHAR N (8N)
フラグ	FLAG (1)
演算子	OPERATOR (8)

(注) 括弧内はビット長を表す

表2 演算子

算術	* , / , % , + , -
論理	! , & , , ^ , !& , ! , !^ (注1)
シフト	SLL, SRL, SLA, SRA, SLC, SRC (注2)
交換	M8, M16, M32, M64, XX, ** (注3)
関係	>, <, >=, <=, ==, !=
結合	&&,

(注1) ! (not), & (and), | (or), ^ (xor)

(注2) シフト数は1~63

(注3) Mi : iビットミラー交換

XX : 16ビットBADC交換

** : 16ビットDCBA交換

表3 列関数

ビット 列 関 数	BSUBSTR(BIT, POS, N)	位置POSからのNビットの切出し
	PEC(BIT, {L/M}, {0/1})	LSD/MSDからの0/1の位置検出
	BCT(BIT, {0/1})	0/1の計数
	BCON(B1, B2, ..., BN)	B1, B2, ..., BNの結合
文字 列 関 数	CSUBSTR(CHAR, POS, N)	位置POSからのN文字の切出し
	INDEX(CHAR, {L/M}, C)	LSD/MSDからのCの位置検出
	CCT(CHAR, C)	Cの計数
	CCON(C1, C2, ..., CN)	C1, C2, ..., CNの結合

結合の機能が用意されている。これらはBASICにおけるプライオリティエンコード, ビットカウント, DCUIにおけるフィールドの分割, 結合, スタック機能などに対応している。

4. 处理系

4.1 处理系の概要




図2 文に対する構文図

MS-DOS記述されたソースプログラムは、トランスレータインタプリタ方式により解釈実行される。トランスレータはソースプログラムを順次走査して、記号表、レコード表、配列表に必要な情報を格納すると共に、ユーザ定義の変数の初期化を行い、さらに中間言語(IL)系列を作成する。

インタプリタにおいて、各ILに対する処理を一様にするため、SPM内に中間言語エリア(ILA)、アクセスエリア(ACA)が設けられる。




図3 代入文, IF文, WHILE文, FOR文の中間言語

について。インタプリタの基本サイクルは次のようにならざる。

(i) IL系列内のキーワードから次のキーワードの前までMMからELIAにフェッチする。

(ii) IL内に記号表へのポインタが存在すれば、記号表を参照して変数の値をアドレスし、ACA内に格納する。さらに、記号表へのポインタをACAへのポインタに変更する。(これを新中間言語と呼ぶ)

(iii) 新中間言語内のキーワードを解読して、各処理ルーチンへ分岐し、解釈実行する。

トランスレータはECLIPSEのアセンブリ語により、インタプリタはMUNAPのμRアセンブリ語により記述されている。インタプリタでは、SPM4K語のうちの3K語とMM64K語のうちの30K語をユーザプログラム領域とし、残りを処理系が使用するシステム変数領域としている。

4.2 中間言語仕様

代入文、IF文、WHILE文、FOR文に対するILを図3に示す。ILはKコード(キーワード)、Mコード(デリミタ)、レコード

(ロード・ション), Pコード(ポインタ), Sコード(列間数), 及び他の非終端記号に対するエレメント構成されている(4). エレメントの先頭のKコードにより, インタプリタにおける命令フェッタを容易に行うことができる. エレメントはMSの各文と1対1に対応しており, トランスレータの簡略化とインタプリタにおけるMUNAPのマイクロアーキテクチャの十分な活用が図られている.

4.3 基本マクロ命令

SPMへの読み/書き, SPMとMM間のデータ転送, 実数型データの正規化, タグの作成, 分解のように, インタプリタの複数のモジュールで共通に使用する機能を基本マクロ命令として定義した. 基本マクロ命令を表4に示す. MUNAPでは4台のPUによる並列処理を, マイクロ, ナチュラルのレベルで柔軟に制御しているために, ステップ数の大きい以上のデバッガ是非常に困難である. 今までの以上の作成経験から, 50ステップ程度のPであれば比較的容易に作成できることが確認されている. 通常, この基本マクロ命令の導入により, インタプリタの各処理モジュールの大きさを50ステップ程度とし, インタプリタの作成, デバッグ, 保守の効率化を図っている.

4.4 记号表へのポインタによる表記

エレメント内での変数は記号表へのポインタにより表記される.

表4 基本マクロ命令

	機能	命令数
転送	システム変数 -> SPM (1語, 4語)	2
	SPM -> システム変数 (1語, 4語)	2
	MM -> SPM (1語, 4語, 任意語)	3
	SPM -> MM (1語, 4語, 任意語)	3
	SPM -> SPM (任意語)	1
正規化, 符号検査, 指数部と仮数部の分解	タグの作成, 分解	3
	タグフィールドのインクリメント	2
	レジスタファイルの退避, 復旧	1
	列度数の先頭アドレス	2
	同一データの位置の検出 (1語, 2語, 4語)	1
		3

現されている. 単純変数, 配列要素, 構造体要素の場合には, 記号表内でその変数のアドレスを求め, タグと値をACAに格納する. これらの変数が左辺に現われた場合には, さらに変数のアドレスを保持しておく.

配列などあれば, 配列の先頭アドレス, タグ, 上限を記号表と配列表から求め, ACAに格納する. 配列を, 構造体などの場合には, 以降の解析実行ルーランごとに要素にアクセスする. ACAに格納した後, 変数に関する記号表へのポインタをACAへのポインタに変更する.

式はトランスレータにより逆ポーランド記法に変換され, インタプリタに渡される. 12タブリタごとに式を走査して, 変数なら12MSTK1に積み, 演算子ならば演算を行い, 結果をMSTK1に積む. 年線を呼出しの実引数が式ならば, 式の値を評価し, 結果を局部変数領域に格納する. さらに, 仮引数のアドレス部に評価結果へのポインタを格納する.

4.5 演算子の処理

算術演算子のうち, 加減乗除に関しては必ずUBLEとしてNビットに対するルーランが, 割余に関してはNビットに対するルーランが用意されている. オペランドの型が二進と一致しない場合, 各演算において許される型であれば, 型変換が行われる. 演算実行後, 実数型ルーランで12結果の正規化が行われる. また, 各演算子ルーランでは, 結果に適応した情報がタグとして記述される.

シフト演算子ルーランでは, SENによる64ビットデータに対する4ビット毎の巡回シフトと, 各Aシルバのシフト機能が利用される. 図4に64ビットデータに対するNビットの巡回シフトのための処理フローを示す. Nを4で割, 商をD4, 割余をM4としたとき, まず, SENで4×D4ビットの巡回シフトを1マシンサイクルで実行する. 次に, 残りのM4ビットのシフトを, ALUにおけるシフト機能を用いて1ビットずつ行う. 従って, SENを用いた場合, シフトのためのデータ移動の最大回数が高々4回, 平均で2.5回であるのにに対し, SENを用いない場合には最大で63回, 平均で31.5回であり, SENの効率が顕著である. 算術シフト, 算術シフトでは, 巡回シフトを行




図4 64ビットデータに対する
Nビット巡回シフト

→以後、符号ビット、上位/下位ビットの補正が行われる。

論理演算子と交換演算子は、 \oplus 、 \ominus 、 \wedge 、 \vee 、 \neg 、ALUによる論理演算機能とSENによる交換機能に1対1に対応しているので、それらの処理は非常に容易に行われる。

4.6 文の処理

代入文における式の評価結果の左辺への代入操作は、代入記号が逆ポーランド記法の中に演算子と同様に含まれているので、式の処理において実行される。

IF文、WHILE文、FOR文、SWITCH文などの制御文の処理は同様に行われるのを、FOR文の処理について述べる。FOR文の記述例とそのIL系列を図5に示す。図5の文に対する処理は各Kコード毎に次のように行われる。

- (i) K' FOR' : FOR文の次の実行文のアドレスとFOR節のアドレスを、 $I = I + 1$ の値を格納するスタックFWSS, FWCSに積む。
 $FWSS \leftarrow 432, FWCS \leftarrow 424$
- (ii) K' (代入) : Iに1を代入する。
- (iii) K' TO' : 条件式 ($I < 10$) をそれと格納するエリアFSAに格納する。
- (iv) K' STEP' : 代入文 ($I = I + 1$) をそれと格納するエリアFSAに格納する。
- (v) K' 代入' : 文 ($A = A + B$) を実行する。

FOR (I=1 ; I<10 ; I=I+1)

$A=A+B$;

400	[K 'FOR']	L 432	L 424	[K '代入']
408	P記1	P記10	D '='	K 'TO'
410	P記1	P記11	D '<'	K 'STEP'
418	K '代入'	P記1	P記1	P記10
420	D '+'	D '='	[K '代入']	P記2
428	P記2	P記3	D '+'	D '='
430	[K 'ROF']			

(注) P記1, P記2, P記3, P記10, P記11は、各々、記号表内でI, A, B, 1, 10へのポインタを示す

図5 FOR文の記述例とそのIL系列

(vi) K' ROF' : FOR文の内容をILAに格納し、 $I = I + 1$ を実行する。FSCの内容をILAに格納し、 $I < 10$ を判定する。結果が真ならば、中間言語カウンタにFWCSの値を代入し、文 ($A = A + B$) を実行する。偽ならば、中間言語カウンタにFWSSの値を代入し、FOR文から抜け出す。

手続き文では最初に引数の受け渡しの処理を行う。仮引数が番地呼びか値呼びかを記号表で調べ、番地呼びならば仮引数のアドレス部を実引数の先頭アドレスで置換する。値呼びならば実引数の値を一旦、局部変数領域に格納した上で、仮引数のアドレス部をそこへのポインタで置換する。次に、中間言語カウンタの値を退避した上で、手続きの先頭の文に制御を移す。

4.7 列関数の処理

ビット列関数のうち、BSUBSTRとBCRNは共に、論理シフト、BITRCVによる結合機能を用いて処理される。BSUBSTRに関して、64ビットの整数BITの位置POSからのNビットを印出し、結果をANSに格納するには次のように行う。

- (i) BITをRF(3)に格納し、($POS - 1$)ビット左論理シフトを行う。
- (ii) シフト数Nを16で割、E商をPUNS、剰余をPLUとする。
- (iii) RF(3)をDCUストック(DCU_{TK})に積む。

(iv) $\lambda = PUNO$ としたとき, PU₂において, DCUSTKのスタートップの左から($PL + 1$)ビット目までと結合し, ANSに格納する.
 $BIT = 00AABB BBCC CCDE$, $PUNO = 9$, $N = 52$ の場合の処理を図6に示す. PEC, BCTは各々, BUのプラオリティエンコード, ビットカウント機能により, 比較的容易に処理される.

文字列関数のうち, INDEX, CCTでは先にSENによるブロードキャスト, DCUによる7: - ルドの分割が有効である. 例えれば, CCTにおいて8文字の変数A内に, ある文字"C"がいくつ存在するかを求める場合を考えよう. まず, "C"をブロードキャストして8文字の変数Bに格納する. 次に, 各PUでDCUを用いてA, Bの上位ビットを抽出した後, Aの上位ビットからBの上位ビットを減じ, 0のものの合計を求める. 同様に, 各PUでAの下位ビットからBの下位ビットを減じ, 1のものの合計を求める. また, CNUB > TR, CCNに關しては, MMのレバイトアドレスング機能により, 容易に処理される.

4.8 エラーエラー

プログラム内で使用される各データには, 図7に示すように26ビットのタグが付加されており, 種々のエラー検出, デバッグ支援機能などを効率よく実現することができる. このタグ付きアーキテクチャにより, M36Lの言語は構造とMUNAPのマイクロアーキテクチャ間のセマンティックギャップができるだけ縮小し, 信頼性が高く, 使いやすいアーキテクチャをユーザに提供することを目的としている.

図8にインタプリタの基本サイクルとエラー検出の通用箇所を示す. エラー検出は, モジュール入口でのエラー検出とモジュール内部でのエラー検出に大別される. ここで, モジュールとはKコードを解釈実行するルーチンを意味するので, モジュール入口でのエラー検出は, 中間言語のフェッチ, オペランドアクセスの過程で行われる.

(1) モジュール入口でのエラー検出

- (i) システム変数エラー: 中間言語カウンタ, アクセスエリアアドレスなどのよ

- (i) RF(3) = 00AA BBBB CCCC DDEE
RF(3) = AABB BBCC CCDD EE00
- (ii) PUNO = 3 PL = 4
- (iii) DCUSTK = AABB BBCC CCDD EE00
PU0 PU1 PU2 PU3
- (iv) ANS = AABB BBCC CCDD E000

図6 BSUBSTRの処理例

属性	容量	オバーフロー アンダーフロー	定義 参照	回数
	4 8 2 2 10			

図7 タグ




図8 インタプリタの基本サイクルとエラー検出

に, 处理系で使用するシステム変数の値が対応する範囲内にない.

- (i) インターフェースエラー: キーワード呼出しの際に, 実引数, 仮引数の個数, 属性, 順序が一致しない.
- (ii) アクセスエラー
 - (a) MM, SPMアドレスエラー: オペランドのアドレスがユーティリティ変数領域内にない.
 - (b) 未定義エラー: オペランドの値が定義されていない.
 - (c) 配列エラー: 配列の添字が範囲内にない.
- (2) モジュール内部でのエラー検出
 - 各モジュール内において, 処理に到達したエ

ラー抽出を行ふ). 例えは、四則演算ルーチンにおけるオーバーフロー、アンダーフロー、除算ルーチンにおける0による除算、列関数に付いて抽出すべきビット数が範囲外、などがあげられる.

5. 处理系の評価

インタプリタの評価を行うために、基本マクロ命令、全体の制御、演算子、式、文、列関数に関する静的評価データと、演算子に関する動的評価データを収集した。各々の評価データを表5、表6に示す。表5、表6のMはマクロ命令

表5 静的評価データ

モジュール名		(a) モジュール数	(b) M	(c) N	(d) MN	(e) MACRO	(f) μI数	(g) nI数	(h) APU
基本マクロ命令		23	5.74	4.78	9.43	0.52	15.70	10.74	2.13
全体の制御	MAIN	1	5	2	3	0	8	4	1.80
	INIT	1	1	20	7	0	8	26	3.77
	FETCH	1	2	13	21	1	24	25	2.22
	NEWCODE	1	10	19	41	0	51	31	2.05
	ACCESS	2	12	9.50	28.50	2.50	43	28	1.63
	DECODE	3	39.33	1.33	3	0	42.33	4.33	1.07
演算子	算術	14	6.07	8.93	15.66	2.07	21.57	13.93	2.09
	論理	1	2	5	4	2	8	8	2.55
	シフト	4	14.50	23.25	50.75	3.50	68.75	46.25	1.74
	交換	1	10	11	15	3	28	19	2.23
式		3	32	6.33	18.67	1	51.67	16.67	1.71
文	代入手続き	3	8.67	7.33	20.67	5.33	34.67	28.00	1.77
	IF	2	16	14.50	25.50	1.50	43	26	1.69
	GOTO	3	2	1.33	3.33	0.66	6	4.33	1.50
	FOR	1	6	16	6	1	13	12	1.58
列関数	ビット列	4	6.25	12	10.50	0.50	17.25	19	2.02
	文字列	4	9.75	10	37.25	2.25	49.25	31	2.21
平均		—	9.54	8.41	17.73	1.78	28.64	17.89	1.98

(注) M: マクロ命令だけが実行される命令数 N: ナノ命令だけが実行される命令数

MN: マクロ命令からナノ命令を起動する命令数

MACRO: 基本マクロ命令の呼び出し回数

APU: 平均PU使用率

μI 数 = M + MN + MACRO

$n I$ 数 <= N + MN (文献(3)参照)

命令だけが実行される命令数を表し、無条件分岐、サブルーチン呼び出し、復帰などが対応する。Nはナノ命令だけが実行される命令数を表し、ALU, BDU, DCUでの演算やレジスタへの定数生成が対応する。MNはマイクロ命令からナノ命令を起動する命令で、Nで実行される命令の他に、PU内での演算結果による条件分岐、及びMM, SPM間のデータ転送などが対応する。MACROは基本マクロ命令の呼び出し回数を表す。

(1) 静的評価

マイクロ命令数(+)は2~68.75, 平均で28.64, ナノ命令数(+)は4~46.25, 平均で17.89である。

M(b), N(c), MN(a), MACRO(e)の比率は各々、平均で26%, 22%, 47%, 5%である。すなはち、MNのうち、18%はPUでの演算結果による条件分岐命令である。すなはち、PU全体のうち、26%が無条件分岐、サブルーチン呼び出し、復帰などであり、9%がPU内での演算結果による条件分岐、5%が基本マクロ命令の呼び出し、そして60%がPU内の演算か、PU内のレジスタとマイクロレベルのマシリティ(MM, MTKTなど)の転送などである。表5の中ECアドレスにおいてMの比率が大きいのは、Kコードの値を解釈して、他のモジュールをサブルーチン呼び出ししているからである。

平均PU使用率(%)

は1.07~4.00, 平均で1.98である。PU使用率は全体の制御では10%以上が大きく、演算子、

表6 動的評価データ

モジュール名		(i) M	(j) N	(k) MN	(l) 総 ステップ数	(m) 処理内容
整数	ADD	51	29	61	141	
	SUB	50	30	58	138	LONG, INTEGER
	MULT	70	128	100	298	の加減乗除
	DIV	57	69	366	492	
実数	ADD	77	77	123	277	
	SUB	76	76	120	272	DOUBLE, FLOAT
	MULT	77	122	127	326	の加減乗除
	DIV	66	121	613	800	
シフト	SC	18	16	58	92	
	SL	19	18	59	96	17ビットシフト
	SA	32	48	83	163	
MOD		54	71	364	489	LONG, INTEGER,
LOGICAL		39	20	32	91	LBOOLの論理積
CHANGE		37	31	59	127	32ビットミタ交換

列間数のように P U 内での演算の比率の大きいモジュールはほぼ 2 前後の値を示している。

インタプリタ全体の大きさは、エラー処理ルーチンを除いて、モジュール数約 100, MP M 約 3.2 K 語, NPM 約 1.9 K 語である。従って、MUNAP の制御記憶容量 (MPM, NPM 共に 4 K 語) 内に納まる規模となり。また、MSD で円周率 π を 100 行ほど求めたプログラムを Machin の方法で記述した結果、I し算列に約 630 バイト、記号表に約 820 バイト、配列表に 40 バイトを要した。

(2) 動的評価

算術演算子ルーチンでは、演算前にタグ内の属性フィールドを調べて左右オペランドの型を検査し、必要なならば型変換を行っている。また、演算後には結果に対応したタグを生成し、タグと結果を指定された場所に格納する。さらに、実数型演算では、演算前の仮数部と指数部の分解、演算後の分解が必要である。

表7 演算以外の処理の比率

	型検査	型変換	仮数部E 指数部F 分離	正規化	タグ作成	結果格納	ステップ数 合計
整数型	28.24%	46.56%	0%	0%	14.50%	10.69%	131
実数型	18.84%	24.15%	22.22%	18.36%	9.66%	6.76%	207

表6における総ステップ数 (l) のうち、上に述べた演算前後の処理を除いた実質的演算に要するステップ数は、整数型加減乗除に対して、各々、10, 7, 167, 361、実数型加減乗除に対しては、各々、70, 65, 119, 593である。実質的演算以外に要するステップ数は、整数型、実数型に対して、各々 131, 207 であり、それらの処理の比率を表7に示す。型検査と型変換の合計に要する比率が整数型で約 75%, 実数型で約 43% となる。これらのオーバーヘッドは、各モジュールごとにデータ型の演算を許してあるために生じたものである。例えば、整数型加減乗除では、データ型として整数型、ビット型、文字型が許可されており、いずれの型も LONG に変換された後、演算が行われる。

巡回、論理、算術の各シフトルーチンは、16, 32, 64 ビットデータの左右のシフトが可能で、また、他ルーチンからも呼び出せるよう作成されている。例えば、BSUBSTRにおいて、フルードの印出しを行う先頭ビットが PUO の MSB に来るまで、手元にてデータを左論理シフトしている。すなわち、シフトルーチンでは、シフト演算前にシフトデータ、シフト数、データ長の設定と共に、共用化のための処理が必要である。また、演算後にはタグの作成と結果の格納が行われる。SC の総ステップ数のうち、演算前に 38 ステップ、演算後に 45 ステップ実行され、実質的なシフトは 9 ステップで完了している。従って、シフト演算において、SEN が効率的に利用されていることがわかる。

列間数では、64 ビット整数の 9 ビット目から 52 ビットを印出す処理 (BSUBSTR) に 225 ステップを要し、平均 PU 使用率は 2.21 である。また、20 文字整数の 3 番目から 10 文字を印出す処理 (CSUBSTR) に 124 ステップを要し、平均 PU 使用率は 1.89 である。

表6の演算子ルーチン全体において、M, N, MN の比率は平均で 19%, 23%, 58%，平均 PU 使用率は 1.97 である。各ルーチンにおける基本マクロ命令の呼び出し回数は 3 ~ 8 回、平均で 5.29 回である。また、式 A * B + C (A, B, C は LONG 型) の評価を行

のに 810 ステップを要し、平均 PV 使用率は 2.01 であった。

(3) 基本マクロ命令の効果

基本マクロ命令 23 個のうち、7 個は他の基本マクロ命令の呼び出しを行っており、基本マクロ命令のマイクロ命令数 (a), +1 命令数 (b) の合計、平均で 15.70, 10.74 であり、典型的なデータに対する動的ステップ数は 7~70 ステップ⁷、平均で約 30 ステップ程度である。

基本マクロ命令以外の各処理モジュールでは、動的に平均で 5.29 回基本マクロ命令を呼び出しており、M₁ の静的ステップ数 ((b)+(c)+(d)+(e)) は平均で 44.82 である。この結果、モジュールあたり約 50 ステップ⁷ という当初の目標を達成することができた。また、基本マクロ命令の導入により、インフリタの各モジュールのデバッグを階層的に行うこと、及び修正の可能性が生じても比較的容易に対応することができるとなつている。なお、基本マクロ命令自体の静的ステップ数の平均は 20.47 であり、この程度の規模の M₁ の作成は非常に容易である。

6. 結論

本稿では MUNAP のシステム記述言語：MSDL の言語仕様、処理方式について述べ、インフリタの評価データを示した。

MUNAP の非数値処理用ハードウェアの活用を図るために導入されたシフト演算子、列間数などの処理において、SEN, BDU, DCJ などが有効であることが確認された。また、演算子ルーチンの動的評価により、データはきアーキテクチャに伴う操作に関して、詳細なデータを得ることができた。なお、インフリタの容量は MPM 3.2 K語、NPM 1.9 K語であり、MUNAP の制御記憶容量内に納まる程度の規模となる。

今後の課題として、(i) エラー検出、デバッグ支援機能の強化、(ii) 各種のプログラムの記述によるタグ付きアーキテクチャの有効性の評価が必要であろう。

謝辞 貴重な御意見を頂いた京都大学工学部 富田真治助教授、ならびに当学科研究室の各位に厚く感謝致します。

文献

- (1) 馬場, 石川, 奥田: "2 レベルマイクロプログラム制御計算機 MUNAP のアーキテクチャ", 信学論(4), J64-D, pp.518-525 (昭 56 - 06).
- (2) 馬場, 石川, 奥田: "2 レベルマイクロプログラム制御計算機 MUNAP における非数値処理", 信学論(4), J64-D, pp.526-533 (昭 56 - 06).
- (3) 馬場, 橋本, 山崎, 奥田: "2 レベルマイクロプログラム制御計算機 MUNAP におけるマイクロプログラムの記述とその処理", 信学論(4), J65-D, pp.1265-1272 (昭 57 - 10).
- (4) 斎東, 蒼山, 富田, 萩原: "ファームウェアによる拡張言語の処理システム: FELPS", 信学技報, EC79-79 (1980-2).
- (5) 永村, 蒼山, 富田, 萩原: "FA-1 のファームウェアによる会話型手続き指向言語の処理システム", 信学技報, EC80-10 (1980-5).
- (6) 山崎, 橋本, 橋本, 馬場, 奥田: "2 レベルマイクロプログラム制御計算機 MUNAP のシステム記述言語", 情報処理学会第 24 回大会, 3D-2, p.135 (昭 57).