

プログラム可能論理演算装置を用いた 計算機の制御方法について

A Control Method of a Computer Using Programmable Logic Unit

入野祥明* 吉岡良雄** 中村雄男* 重井芳治*

Yoshiaki IRINO Yoshio YOSHIOKA Tadao NAKAMURA Yoshiharu SHIGEI

* 東北大学工学部 ** 岩手大学工学部

Tohoku Univ. Iwate Univ.

1. はじめに

従来のノイマン型計算機は、プログラムがCPUの命令列の形で主記憶装置内に格納され、プログラムカウンタによる実行制御の下に各々の命令をCPUに取り込み実行している。即ち、CPU内の演算器を時分割的に各々の命令に割り当てて演算を実行している。このため、本来の目的である演算以外の操作、つまりデータ移動やアドレス計算が処理時間の大半を占めてしまい、バスボトルネック等の問題の要因となっている。

これに対しハードウェアマッピング型演算方式は処理する演算を全てハードウェア的に用意する方式である。つまり必要とする演算回路をあらかじめ構築しておき、プログラム実行時には、被演算データのみをその演算回路に与えるだけで、必要な演算結果を得る方法である。この演算方式は様々な専用処理装置(FFT等)として実現されており、処理速度の点で非常に有利である。しかしその反面、これらの専用処理装置は専門分野以外の処理に対しては十分な能力を発揮しない場合が多く、その意味で非常に“高価”な装置であると言える。そこで、ハードウェアマッピング型演算方式を実現し、かつソフトウェアによる汎用性も備えた演算装置として、プログラム可能論理演算装置(PLU: Programmable Logic Unit)が提案されている^[1]。このPLUは多数の演算器をメモリ内部に分散配置し、従来記憶機能しかなかったメモリ装置に演算機能を加えたものである。更にPLU内部の演算器は、その演算機能を外部から定義することが出来る。従ってPLUの演算機能は可変であり、従来のノイマン型計算機と同様にソフトウェアによって汎用性を実現する。又、PLU内部に定義された演算回路内では、データの流れだけで演算が進行するので、高速な演算処理が可能である。

本稿では、このようなハードウェアマッピング型演算を実

現する一方式であるPLUの構成について検討し、さらに、ハードウェアおよび言語処理系などのソフトウェアの両面から、PLUを構成資源として用いた計算機の有効性について検討する。

2. プログラム可能論理演算装置

PLUは“演算機能を持つ記憶装置”であり、その基本要素(PE: Processing Element)は、数語の記憶セル、演算器、データ転送の為に相互結合ネットワークおよび外部とのインタフェース機構から構成される。本章ではPEの構造とPE間の結合形態について考察する。

2.1 PEの構造

PLUは“演算機能を持つ記憶装置”であり、充分な数の演算器を記憶セルの近傍に配置したものである。従来のノイマン型計算機は、記憶セル内に格納されたデータをバスを介して中央処理装置(CPU)まで移動させてから、実際の演算操作を加えていた。これに対し、PLUは記憶セルの近傍に直接演算器を用意しておくことで、本来の演算操作とは無関係なデータ転送を減少させ、かつ多数の演算器を同時に動作させることで演算レベルでの並列性を与え、処理の高速化を図ろうとするものである。

PLUの基本要素PEは数語の記憶セルと数個の演算器から成る。高速化のため、演算器は内部にラッチを含まず、ALU程度の演算機能を持つ。更にPE内の記憶セルの一つは演算定義用のセル(IR: Instruction Register)であり、外部からこのIRに演算定義命令を格納することで、PEの演算機能が設定される。もう一つは、演算データ格納用のセル(DR: Data Register)である。PEの具体的な構造は様々なものが考えられるが、図1に我々が試作したPEの構造を示す。

このようなPLUと同様に、従来の記憶装置に演算機能を持たせ、処理を細分化することで高速化を図るアーキテクチャとして、コネクションマシン^[2]が提案されている。コネクションマシンの基本要素は数Kビットのメモリと簡単な演算器を持つプロセッサから成る。メモリ内データのアドレスは外部の制御装置から与えられ、各プロセッサは自身のメモリから読みだしたデータに対して演算を施し、再びメモリに格納する。プロセッサが実行する命令列も制御装置から与えられ、数万台のプロセッサが全て同じ命令を実行する。従ってコネクションマシンでは、メモリ内に分散された多量のデータに対して、マシン全体で同期した一括操作を加えることにより、大規模な並列性を得ていると言える。これに対して、PLUは各PEが非同期に動作することで演算の並列性を引き出している。PLUでは各PEごとに独立した機能定義部を持つので、多数の異なる命令群を並列に実行可能である。更に複数のPEをハードウェア的に接続することで、より高度な演算回路をPLU内部に構築することが出来る。PLUは同期用クロックを持たないので、各PEの演算器およびいくつかのPEが結合された演算回路(テンプレート)は全て、並列かつ非同期に動作可能であり、PLU内部では常に、大規模な並列演算が実行されている。

2.2 相互結合ネットワーク

コネクションマシンでは16台の処理要素が4*4の格子状に結合され、それらがルータを介してキューブ結合されている。プロセッサ間の情報交換はパケット転送で行なわれ、パケットの転送制御はルータが担当する。従って、各処理要素は他の任意の処理要素と通信可能であり、ソフトウェア的に完全結合されていると言える。この方法は柔軟性に秀れ、必要とする任意の相互結合を実現できるという特徴を持つが、パケットの生成や転送のオーバーヘッドはデータ転送の高速化に反するものである。

PLUは高速演算処理を目的とする装置であり、被演算データの転送、移動のオーバーヘッドを最少限に抑えなければならないため、PE間を直接ハードウェア的に結合している。任意の結合を実現する為には、全PEを完全結合しなければならないが現実的ではない。PLUの相互結合ネットワークに必要な条件として、

1) 高速性

PEの演算機能に対して十分なバンド幅をもつこと

2) 結合数

任意のPE間に、常に十分な数の転送路が確保できること

3) 簡単な構造

PEはプロセッサではないので、パケット生成やメッセージ転送、経路制御等複雑な制御を行なう能力は無い。

4) 再構成可能性

PLU内の任意の場所に任意の演算回路を構築できること。




図1 試作PEの構造

5) 構造の一様性

最終的にはVLSIによる実現を目指している。

等が挙げられる。現在PEの結合形態として、直結型、分割バス結合型^[3]および時間分割バス結合型^[4]が提案されている。

直結型PLUでは、直前の演算結果を参照することが最も多い、と考えられることから、各PEの演算器入力的一方を前段のPEの演算出力と直結し、もう一方の入力はセレクタを介して数段前のPEと結合している。従って演算の途中結果をすみやかに次段に転送できることから、数式の演算処理に有利である。

分割バス結合型PLUはPLU内に複数のバスを用意し、各PEはセレクタを介してバスから被演算データを入力し、演算結果を再びバスに出力する形態である。これは複数のPEで演算データを共有できることや、バス長の許す限り任意のPE間でデータ転送可能であり、非常に柔軟性に富むことが特徴である。

時間分割バス結合型PLUはPE間のデータ転送に同期クロックを併用し、PEへのデータ入出力を同期させることで、PLU内でパイプライン的処理を行ない、システムのスループットを向上させる方式である。

各結合形態とも一長一短があり、必要とする処理内容に応じて最適な結合を選ばなければならない。直結型はセレクタを介して、最大何段前のPEと結合出来るかという、結合数が重要な問題である。結合数が充分でない場合、外部の制御装置がソフトウェアでPE間を結合する操作が必要である。同様に分割バス結合型ではバス本数が、さらに時間分割バス結合型では同期クロック周期も、PLUの性能に大きく影響する。

2.3 格子結合型PLUの提案

直結型PLUは、バス長とバス本数に制限がある分割バス結合型と考えることも出来る。ここではPE間の結合にさらに特殊性を与えた格子結合型PLUを提案する。

格子結合型PLUは図2に示すように、PEを格子状に配置しPE間を単方向二重バスで結合した形態である。各PEは常に4近傍PEから被演算データを受け取り、演算結果を常に4近傍PEに出力している。PEの構造を図3に示す。DRおよびIRとなる記憶セルには他型式のPLUと同様に、一連のアドレスが割り当てられており、外部の制御装置はPLUにアドレスを入力すれば、任意の時点で任意のPEのDRおよびIRの内容を参照することが出来る。PE内の演算器は二入力に限定されず、四入力まで拡張可能である。また、PE間の結合が4近傍に限られるため、PEの構造は他型式のPLUより単純で済む。更にPE単位の規則性が高く、VLSIチップへのインプリメントも容易である。




図2 格子結合型PLU

2.4 各PLUの特徴

直結型およびバス結合型PLUを用いた演算処理に関して、次のような特徴が挙げられる。

A) ゲート遅延時間レベルの高速演算

複数のPEを接続して構築(マッピング)された演算回路は内部にラッチ等を含まないで、演算は全て"垂れ流しの"データフローにより、ゲート遅延時間レベルで実行される。直結型は途中結果を直接次段の演算器に渡せるため、各PEごとにバスを分割するためのゲートを通る必要がある分割バス結合型と比べて、演算遅延時間が少なく高速演算に有利である。格子結合型はPE間の結合距離が短かく、更に直接結合されているPEが4個ある。従って直結型と比較してさらに高速演算の可能性がある。

B) 逆ポーランド記法に従った数式の実行

一般に任意の数式は2進木で表現可能である。2進木で表現された数式を一次元のPLU上にマッピングする方法は、2進木をポストオーダーで辿り、その順序でPEに演算を割り当てることで実現できる。特に分割バス結合型の場合、2進木の途中結果をバスへ割り当てる操作は、スタックマシンにおいて演算実行中に動的に変化するスタックの内容を、静的にPLU内に展開することとみなせる。格子結合型は二次元の結合を持つが、トポロジ的に直結型と同様に考えることも出来る。従って比較的単純な操作で、2進木を直接マッピング可能である。さらに一次元の結合に比べてマッピングの自由度が大きく、マッピング方法が一通りに限られないという利点がある。

C) 数式の展開による高速処理

PLU内部の演算回路は、その演算が有効であるなしにかかわらず常に演算実行状態にあるため、被演算データが確定したPEから順に"有効な"演算が開始される。このことはプ




図3 PEの構造

リミティブな演算レベルでの並列性を持つことを示すが、一般にPEでの演算遅延に比べ、被演算データの確定が遅いため、数式内の並列性を自然に引き出すためには個々の演算器の機能を上げるか、またはより長い数式をテンプレートとして展開する必要がある。

マッピングする数式が完全2進木であると仮定し、直接マッピング可能な最大の数式を木の深さhで表わせば、

$$h = \begin{cases} \lfloor \log_2(L-1) \rfloor + 1 & \text{直結型} \\ B & \text{分割バス結合型} \\ 4 & \text{格子結合型} \end{cases}$$

となり、同じハードウェア量ならば分割バス結合型PLUが最も大きな数式を展開出来る。ただしLは直結型の接続段数、Bは分割バス結合のバス本数である。

例として $N \times N$ の配列加減算および、 N 次元ベクトルの内積計算を行なう場合に最低限必要な、PE数、結合数(バス数)、結合距離および、演算データの最大移動距離と総移動量を表1に示す。表1から格子結合型が最も効率良く、これらの演算を実行出来ることがわかる。

PLUは以上のような特徴をもつが、このようなPLUを用いて主にどのような演算処理を行なうか、また現在の技術でどの程度のハードウェアを用意できるかによって、最適な形式のPLUを選択しなければならない。処理時間を短縮することに重点を置いた場合は、内部のデータ転送時間が短い直結型が有利であるが、数式だけではない様々な処理への応用を考える場合には、結合の自由度が大きい分割バス結合型が有利である。格子結合型は結合の局所性を生かせば、ベクトル演算や配列演算等に有効である。更にPE内の演算器を複数にし、多入力演算を行なうようにすれば、二次元データを扱う応用で、近傍のデータ参照のみで実行可能な演算処理(画像処理の分野でエッジの検出や重みづけ、画像の移動、比較、重ね合せ等)もマッピング可能である。

3. PLUを用いた計算機の制御方式

一般に、演算プログラムは"被演算データ(DATA)"と本来の目的である"演算操作(OPERATION)"および、演算操作の流れを変えるための"演算制御操作(FLOW CONTROL)"から成っている。従来の計算機が"演算操作"と"演算制御操作"を、共にCPU用コードの形で"被演算データ"と同様に記憶装置に格納し、実行時にCPUがそれらを逐次読み出して実行していたのに比べ、PLUを用いた計算機では、"演算操作"がテンプレートの形でPLU内に格納され、"被演算データ"がそのテンプレート内を伝搬していくことで演算が実行される。従ってPLUの制御装置は"演算制御操作"、つまり計算のフロー制御に専念することが出来る。本章ではPLUの制御方式と演算のマッピングについて述べ、PLUを用いた計算機の仮想モデルを与える。その後、仮想計算機の試作言語処理系の概要を述べる。

3.1 制御方式

PLUは常に外部と非同期に、更にPLU内部では全PEが常に非同期に動作しているので、演算自体の制御は必要としない。従ってPLUの制御とは専ら、PLUと外部とのデータ入出力操作を意味する。PLUのインタフェース機構は、各PEのIRおよびDRのみであり、外部からのアドレスによって、内部の演算とは無関係に任意の時点でこれらの内容を参照できる。従って外部から見た場合、PLUは従来の記憶装置と同様に扱えるので、制御装置はアドレス生成機能とデータ移動機能を備えている必要がある。

一般に、"演算制御操作"は計算機内の状態の変化を伴うの

(a) $N \times N$ 配列加減算の場合

	直結型	バス型	格子型
PE数	$3N^2$	$3N^2$	$2N^2$
結合数	1	2	4
結合距離	2	2	1
最大移動距離	2	2	1
総移動量	$3N^2$	$3N^2$	N^2

(b) N 次元ベクトルの内積計算の場合

	直結型	バス型	格子型
PE数	$4N-1$	$4N-1$	$3N$
結合数	4	3	4
結合距離	4	4	1
最大移動距離	4	4	1
総移動量	$8N-5$	$8N-5$	$3N-1$

表1 PE結合形態の比較

で、自分で自身の状態を変えることができる"能動的"な構成資源がこれを実行する。条件判断やループに伴う演算もPLUが実行するが、PLUは能動的な資源ではないので、実際の判断操作は制御装置が実行しなければならない。以上から、PLUの外部制御装置として、従来のノイマン型計算機と同様の逐次型制御装置(MCPU: Main CPU)を用いる。逐次型制御を採用することにより、従来の計算機との互換性や、システムの実現性が高くなるであろう。

逐次制御に基づくPLUを用いた計算機の構成を図4に示す。PLUへのデータ入出力はMM-PLU間のデータ転送の形で行なわれる。このデータ転送操作および演算制御操作は、MCPU用コードの形でMM内に格納され、MCPUが逐次実行する。このようなMCPUの構造を図5に示す。このMCPUは演算器および演算用レジスタを持たず、命令レジスタ、プログラムカウンタ、アドレスレジスタ、スタックポインタを持つ。フラグレジスタはPEのフラグの参照時や、PE間のデータ転送時に使用する。

このようなMCPUの基本命令の例として、今回の仮想計算機では以下の7命令を定義している。

- 1) データ転送命令
MOV (address), (address)
- 2) 演算制御命令
Jcc (address), address cc=Z, NZ, S, NS
JMP address
- 3) 状態制御命令
CALL address
RET
WAIT
HLT

Jcc命令では、MCPUが第一オペランドで指定されたPEのDRの内容をフラグレジスタにコピーし、データのフラグ部の内容により、条件判定を行なう。WAIT命令を実行すると、MCPUはあらかじめ設定されたクロック数だけ待ち状態になる。MCPUがPLUの演算結果の確定を待つ必要がある場合に、このWAIT命令を用いる^[5]。

MCPUがアドレスを用いてデータを参照することから、バスボトルネックの問題は依然として残されている。PLUを含めた記憶装置は“能動的”でなく、被演算データは変更可能な形で格納せざるを得ない以上、この問題は避けられないが、MM-PLU間とMCPU-PLU間には演算データのみが流れることや、MCPUの構造と機能が単純で演算命令も持たないので、MCPU用コードもコンパクトになることから、バスの負荷が分散されると思われる。

簡単な実行例としてN個の演算子を持つ数式の実行を考える。演算に必要なN+1個の被演算データはMMに格納されているものとし、PLU内にはプログラムのロード時に、必要な演算回路が構築済みであると仮定する。PLUを用いた計算機の場合、処理に必要な時間はN+1個の被演算データをMMからPLUへ転送する命令の(フェッチ+実行)時間と演算結果を転送する命令の(フェッチ+実行)時間およびPLUでの演算遅延時間である。MMのアクセス時間を A_{MM} 、PLUのアクセス時間を A_{PLU} とすると、計算時間 T_{PLU} は

$$T_{PLU} = (N+1)(3A_{MM} + A_{MM} + A_{PLU}) + (3A_{MM} + A_{PLU} + A_{MM}) + OP t_{OP}$$

となる。ただし、 OP は最後の入力データに対する演算子の数であり、最大で $\lceil \log_2(N+1) \rceil$ 個、最小で1個である。また、 t_{OP} はPE一段での演算遅延時間である。


次に比較のため、CPU内に十分な数の演算用レジスタと一個の演算器を持つ計算機で実行する場合を考える。レジスタ間の演算命令はOアドレス、メモリーレジスタ間の転送命令は1アドレス形式であると仮定すれば次の関係が成立する。

$$T_{REG} = (N+1)(2A_{MM} + A_{MM}) + (2A_{MM} + A_{MM}) + N(A_{MM} + t_{OPR})$$

ただし演算時間を t_{OPR} とし、命令のデコード時間はアドレス情報のフェッチに隠れるものとする。以上二つの式で


$$t_{OP} = t_{OPR} = t, A_{PLU} = A_{MM} = A$$

とした場合の、 T_{REG} に対する T_{PLU} のスピードアップ率を $r = t/A$ の関数として図6に示す。図6から、データ転送時間(アクセス時間)に対して、演算遅延時間が長く、さらに処理する数式が長くなる程、PLUの高速性が発揮されることがわかる。ただし一般に、加減算や論理演算等のプリミティブな演算では $r=0.5$ 程度であるため、PLUの高速性を生かすためには、演算器の機能を上げることや、データ転送を高速に行なうことが必要である。特に大量のデータをPLUに転送する必要がある場合には、MCPUを介した逐次転送では十分なバンド幅が得られないので、DMACによるブロック転送やMMのインタリーブ等の手法により、高い入出力バンド幅を確保する必要がある。



← ADDRESS
 ← DATA
 MCPU: MAIN CENTRAL PROCESSING UNIT
 DMAC: DIRECT MEMORY ACCESS CONTROLLER
 PLU: PROGRAMMABLE LOGIC UNIT
 MM: MAIN MEMORY

図4 PLUを用いた計算機



IR: INSTRUCTION REGISTER
 PC: PROGRAM COUNTER
 SP: STACK POINTER
 FR: FLAG REGISTER
 AR: ADDRESS REGISTER
 BD: BUS DRIVER

図5 MCPUの構造




図6 時分割型演算とハードウェアマッピング型演算の比較

3.2 演算のマッピング

直結型PLUおよび分割バス結合型PLUへの数式のマッピングは、逆ポーランド記法に従った式への変換を基本としていた。格子結合型PLUも同様に、直接逆ポーランド式をマッピング可能であるが、直結型と分割バス型が2進木のノードをリーフから辿りながらマッピングするのに対し、格子型では2進木をルートからマッピングして行く。これは、変数を定義してから演算位置を決定するか、演算位置を決めてからその周辺に使用する変数を定義するかの違いである。PE結合の自由度が大きい場合には前者が有利であるが、結合に制約が多い時には後者の方法を選択せざるを得ない。格子結合型の場合、変数が定義されるPEのアドレスと演算が定義されるPEのアドレスに規則性が無くなってしまいが、コンパイル時にテンプレートのアドレスを静的に決定してしまうので、演算実行には影響しない。

次に、2進木で表現された式を格子結合型PLUへマッピングするアルゴリズムを表3に示す。このアルゴリズムではルートノードを持つPEから、最も遠い隣接PEに子ノードを割り付ける。格子結合型PLUにマッピング可能な、最大の完全2進木は $h=4$ であるから、 $h=4$ 以上の完全2進木を部分木に持つ式をマッピングする場合は、MCPUが介入して演算の途中結果をPEからPEへ転送する必要がある。このように演算の途中で外部とのデータ入出力が行なわれると、その時点で同期がとられ、演算の流れが一時中断してしまうのでPLUの高速性が生かされない。従ってそのような演算が多い応用に対しては、より長い数式をマッピング可能な分割バス結合型を用いるべきである。

3.3 言語処理系

前述の仮想計算機に対して今回試作した、言語処理系のターゲット言語にはC言語を選んだ。C言語は比較的単純な構造を持ち、処理系の作成が容易である。基本的には逆ポーランド式で表現可能な記述は、全てテンプレートとしてPLU内にマッピングされる。

C言語のプログラムの構造単位は関数である。この処理系は通常、一つの関数記述に対して、一つのテンプレートを構築する。PLUには関数呼出しの機能はなく、関数は実行時にMCPUのCALL-RETURN命令により生成、消滅するが、PLU

内のテンプレートは常に関数を実行している。テンプレート内の仮引数は、MCPUが引数データを転送した時点で実引数となり、有効な演算が開始される。従って関数間の同期はMCPUのデータ転送に従い、同一プログラム内で並列な関数呼出しは行なわない。更にループの制御変数や条件分岐に伴う演算、および配列要素のアドレス計算等も全てPLUが実行する。PLUをループ状に結合すると、PEでの遅延時間により発振を起こすので、プログラム中のループや $i=i+1$ 等の記述は、MCPUのデータ転送命令により実現されるため、処理速度低下の要因となる。

このように条件判断等で、MCPUがPLU内の演算結果やPEのフラグを参照する時点では、そのテンプレートが定常状態でなければならない。このような場合のMCPUとPLUとの同期はソフトウェアによる。すなわちコンパイル時に、必要と思われる箇所にWAIT命令を挿入し、MCPUは充分長い時間待ち状態になった後、次の処理に移る方法である。

この言語処理系でいくつかの応用プログラムをコンパイルした場合の、MCPUコードサイズと命令数を表2に示す。比較に用いたのは、MC68000MPU(以下68K)用のコンパイル出力である。68Kの場合アドレス計算には内部レジスタを、数値計算および関数呼出しにはスタックを主に用いている。MCPUコードの設計にもよるが、PLUの場合オペランドを全てアドレスで指定するために、1命令のコードサイズが汎用レジスタ方式より大きくなり、全体では68Kのオブジェクトと比較して、約1.5倍の大きさになっている。しかし命令数で見ればほぼ同じ量であり、さらに定数を最初からPLU内に定義しておく方法をとれば、定数代入のデータ移動命令を省くことが出来る。

現在の仮想計算機ではPLUの制御装置としてMCPUを用い、逐次制御を行なっているため、言語処理系の設計が容易であり、最適化等のソフトウェア技法も適用可能である。しかしその反面、演算制御が多いプログラムの場合はMCPUの動作で演算の同期が取られてしまい、演算の並列性が制限され、PLUの高速性が生かされない。従ってPLUを有効に利用できるプログラムとは、プログラム全体の実行時間に占める制御時間の割合が少なく、テンプレートを大きく取れるようなプログラムである。

プログラム	階乗関数		フィボナッチ		ベクトル内積		配列加算		配列乗算		多項式計算	
	PLU	68K	PLU	68K	PLU	68K	PLU	68K	PLU	68K	PLU	68K
コードサイズ(byte)	144	100	224	138	136	82	256	132	422	244	242	332
データ移動命令数	9	11	15	16	11	8	19	15	33	23	22	33
演算制御命令数	5	2	8	7	6	2	12	4	21	8	3	2
状態制御命令数	4	6	6	6	1	3	1	3	1	3	1	3
演算命令数	---	5	---	6	---	11	---	17	---	32	---	51

表2 コンパイル結果の比較 (ベクトルは16次、配列は16*16、多項式計算は表4参照)

4. 多重処理

PLUの高速性を有効に利用するためには、PLUと外部とのデータ入出力を極力少なくし、演算制御が少なく、MCPUが介入しなくても演算処理が進むようなテンプレートをPLU内に構築する必要がある。

このようなプログラムの例として、多項式計算のプログラムを表4に示す。このプログラムではfor文の制御ループ中のWAIT命令により、MCPUの制御操作とPLUでの演算操作との同期が取られている。WAIT命令によるMCPUの同期待ち時間は、PLU内のテンプレートが大きくなる程長くなるので、高速処理可能なプログラムを実行する場合は、MCPUの稼働率が低いことになる。そこで、MCPUの待ち時間を他の計算に割当てることでMCPUの稼働率を上げ、システム全体のスループットを向上させる方法として、多重化の手法が提案されている^[6]。本章では、仮想計算機のシミュレータでのプログラム実行結果から、多重化の効果について検討する。

4.1 シミュレーション技法とモデル

PLUを用いた計算機システムでは、MCPUがMMから命令列を取り出し、解釈、実行している間、PLU内では演算データが有効であるか否かにかかわらず、常に外部と無関係に演算実行状態にある。基本的にMCPUとPLUは非同期独立であり、さらに各PEも非同期に演算を実行している。このように複雑な事象を効率良く解析するために、ハードウェアシミュレータを試作した。これは三台のプロセサを、三台の共通メモリでリング状に接続したもので、一台のプロセサがMCPUコードを実行し、他の二台のプロセサは、MCPUとの共通メモリ上にPLUイメージを作り出す、一種のバックグラウンドプロセサとして動作する。従ってMCPU側から見た時は、共通メモリがPLU(シミュレータ)として動作している。PLUシミュレータの演算特性は、PLU試作機を参考に設定しているが、試作機が全て市販のTTLで作られていることから、最終目標であるVLSIチップのPLUが実現された時にはより高速になると考えられる。現在のシミュレータは試作機に比べて $10^3 \sim 10^4$ 程度遅いため、シミュレーションクロックを設定して基準時間を定めている。

仮想計算機の性能を大きく左右する要因の一つは、記憶装置の速度(アクセス時間)である。シミュレーションではMMとPLUのアクセス時間を等しく設定し、主な実行パラメータとして、MMアクセス時間を選んだ。MCPUの命令デコード時間はフェッチ時間に含まれるものとし、MCPUの動作速度はアクセス時間に比例すると仮定する。タスク切替処理はWAIT




図7 PLUの多重処理

命令フェッチ後に開始される。MCPUは内部のPCとSPを、MMのあらかじめ定められた領域に待避し、次の領域からPCとSPの値を復帰させる。この一連の動作は全てマイクロプログラム化され、タスク切替に必要なMMアクセス回数は(保存レジスタ数+1)*2回であるとする。

図7に示すように、MCPUの処理時間を t 、その確率分布を $f(t)$ 、MCPUがPLUに演算データを格納してから、結果データを取り出すまでの時間を T 、タスク切り換えのオーバーヘッド時間を τ とする。 T はシングルタスクの場合の、WAIT命令による待ち時間に相当する。このときMCPUの待ち時間の平均 T_i は、多重度を N として次式で表わされる。

$$T_i = \frac{T \cdot N \cdot \tau}{\int_0^{\infty} (T - N \cdot \tau - t) \cdot f_{N-1}(t) dt} \quad (1)$$

ただし、 $f(t)$ は各タスクにおいて全て等しいと仮定し、 $f_N(t)$ は $f(t)$ の N 回の畳み込みとする。 $f(t)$ を平均 $1/\lambda$ の指数分布と仮定する。MCPUでの処理時間はアクセス回数に比例するので、 n を一回の処理当りのMCPUのアクセス回数とすれば、

$$1/\lambda = nA$$

また、タスク切り換え時の内部保存レジスタ数を R とすれば、タスク環境の退避および復帰のオーバーヘッド時間は

$$\tau = 2 * (R + 1) A$$

となる。そこでアクセス時間に無関係な値として

$$1/\lambda = k\tau \quad k: \text{プログラムに依存する比例定数}$$

を単位時間に選び、待ち時間 T を $1/\lambda$ との比で表わす。

4.2 シミュレーション結果

表4の多項式計算プログラムを、シミュレータにタスクとして投入し、アクセス時間およびシステム内のタスク数を変化させて、MCPUのタスク処理時間、待ち時間およびタスクのターンアラウンド時間を測定した。表4のプログラムの場合、MCPUの制御ループ内でのアクセスは16回、保存レジスタは2個であるから、

$$k = n/2(R+1) = 16/6 = 2.67$$

である。タスクのスケジューリングは静的に行ない、実行に先立って、必要なテンプレートとプログラムは、PLUおよびMM内に格納しておく。1 WAIT命令当りのMCPU待ち時間は最小になるよう調整し、ソフトウェア同期を用いた場合の最大性能を求めている。

図8に1 WAIT命令当りのMCPU待ち時間を示す。多重度を上げることにより、見かけ上の演算遅延時間が短くなり、MCPUの待ち時間が短かくて済むことがわかる。図9に示すように、MCPUの待ち時間を $1/\lambda$ で正規化したものと、式(1)の結果とを比較すると、式(1)の結果よりも実際の待ち時間は少ない。これは仮想計算機では、各WAIT命令毎にタスク切り換えが起動され、更に(必要な場合に)待ち状態に移行するので、WAIT命令の実行時間がタスク切り換えのオーバーヘッドに加わるためである。図10に全タスクの実行を終了するまでの、MCPU稼働率の平均値を示す。MCPU稼働率の上限は、タスク切り換えのオーバーヘッドで抑えられてしまうが、 ϵ が小さい(従って待ち時間Tが大きい)場合には、より多くのタスクをシステムに投入することが可能である。表4のプログラムで、式(1)が成り立つのは制御ループの部分であり、定数代入のデータ転送命令実行時は、演算の並列性が生じないのでMCPUの逐次処理だけが進む。MCPUの稼働率が式(1)の結果よりも高いのは、実際のプログラムには逐次的にしか処理出来ない部分がある為である。従って逐次的な処理が多いプログラムに対しては、多重化処理は有効とは言えない。図11にシステムのスループットを示す。待ち時間Tはプログラムに依存するが、Tが大きい場合には多重度を上げることにより、大幅な性能向上が期待できる。

PLU内部のテンプレートが、常に演算実行状態にあることや、MCPUの内部レジスタが少なく環境の退避、復帰が簡単なことから、PLUを用いた計算機は比較的容易に多重処理を実現できる。仮想計算機では逐次制御を用いているために、プログラム内の関数ごとの並列呼出しは出来ないが、互いに呼出し関係の無いプログラム単位ならば、多重処理により並列に実行可能である。従って逐次処理が少なくMCPUの待ち時間が長いプログラムを実行する場合には、多重化によりシステムのスループットを大幅に向上させることが出来る。




図8 多重度Nに対する1 WAIT命令の待ち時間




図9 多重度Nに対するMCPUの待ち時間

5. むすび

プログラム実行時の制御の流れに注目すれば、PLUを構成資源として用いた計算機は、従来のノイマン型計算機と同様逐次制御を採用しているため、単一のプログラムカウンタによって演算が規定される。しかし、演算の実行に注目すると、従来の計算機のCPUに相当する制御部には演算機能が無く、全ての演算操作はメモリ装置に見えるPLU内で実行される。これは専用処理装置を持つ計算機が、処理装置へのデータ入出力のみで演算結果が得られることと同様であり、しかもその処理装置の機能をプログラマブルにしたものと考えられる。さらに演算処理の流れに注目すれば、PLU内では必要な演算データが揃った時点から有効な演算が開始され、各演算データがあらかじめ定義されたパスを流れることにより、ゲート遅延時間レベルで演算処理が進む。この時、パス上を流れるのは被演算データそのものであり、通常のデータフロー計算機等で必要なアドレス情報等を必要としない。また、従来の計算機はその演算機能の制約から、大きなデータフローグラフを単項演算/二項演算に分解し、それらを制御の流れによってリンクすることで、データフローグラフを時分割で表現していた。これに対して、PLUではデータフローグラフそのものを、テンプレートの形で自然に表現可能であり、演算操作はより純粋なデータフロー演算である。従って演算処理の流れから見れば、本計算機はスタティックデータフロー計算機であると見なせる。

以上からPLUを用いた計算機は、ノイマン型計算機とデータフロー計算機および汎用計算機と専用計算機の間位置する計算機であり、処理の汎用性と高速化の両方を実現する適当な妥協点を与えるものである。本稿ではPLUの基本要素PEの構造と結合形態について概説し、結合に制限がある場合の例として、格子結合型PLUを提案しその構成を示した。次にPLUの制御方式および言語処理系について概説した。逐次制御を用いることで、PLUはノイマン型と同様な汎用性も提供する。さらに逐次制御に基づくPLUを有効に稼働させる手法として提案されている多重化について、シミュレーションによってその有効性を確認した。この結果逐次制御に基づくPLUでは、性能向上の手段として多重処理が非常に有効であることがわかった。他の計算機および演算方式の、モデル化と比較が今後の課題である。




図10 多重度Nに対するMCPUの稼働率




図11 多重度Nに対するスループット

```

INPUT: Binary tree with node Ni
OUTPUT: Assignment PE(i,j) for each node Ni

Initialize all PE(i,j), the logical number of PE, to UNUSED.

Perform the following recursive assignment starting from the root.
if assign(root,0,0) returns without encountering a FAILURE,
an assignment exists and corresponds to the PE's.

assign( node, i, j )
{
    PE(i,j) <- node;

    if( node is binary ) {
        if( search(i,j) = OK ) {
            (nexti,nextj) <- direct(i,j);
            assign( node left child, nexti, nextj );
            if( search(i,j) = OK ) {
                (nexti,nextj) <- direct(i,j);
                assign( node right child, nexti, nextj );
            }
        }
        else FAILURE
    }
    else if( node is unary ) {
        if( search(i,j) = OK ) {
            (nexti,nextj) <- direct(i,j);
            assign( node child, nexti, nextj );
        }
        else FAILURE
    }
    else return;
}

search( i, j )
{
    if( ( PE(i+1,j) = UNUSED )
        or( PE(i,j+1) = UNUSED )
        or( PE(i-1,j) = UNUSED )
        or( PE(i,j-1) = UNUSED ) ) return( OK );
    else return( NOT OK );
}

direct( i, j )
{
    (nexti,nextj) <- first( i, j );
    if( PE(nexti,nextj) = UNUSED ) return(nexti,nextj);
    else {
        (nexti,nextj) <- second( i, j );
        if( PE(nexti,nextj) = UNUSED ) return(nexti,nextj);
        else {
            (nexti,nextj) <- third( i, j );
            if( PE(nexti,nextj) = UNUSED ) return(nexti,nextj);
            else {
                (nexti,nextj) <- last( i, j );
                return(nexti,nextj);
            }
        }
    }
}

first( i, j )
{
    return( max(max((i+1,j),(i,j+1)),max((i-1,j),(i,j-1))) );
}

second( i, j )
{
    return( max(
        min(max((i+1,j),(i,j+1)),max((i-1,j),(i,j-1))),
        max(min((i+1,j),(i,j+1)),min((i-1,j),(i,j-1)))
    ) );
}

third( i, j )
{
    return( min(
        min(max((i+1,j),(i,j+1)),max((i-1,j),(i,j-1))),
        max(min((i+1,j),(i,j+1)),min((i-1,j),(i,j-1)))
    ) );
}

last( i, j )
{
    return( min(min((i+1,j),(i,j+1)),min((i-1,j),(i,j-1))) );
}

max( i1, j1, i2, j2 )
{
    if( (abs(i1)+abs(j1)) < (abs(i2)+abs(j2)) ) return( i2, j2 );
    else return( i1, j1 );
}

min( i1, j1, i2, j2 )
{
    if( (abs(i1)+abs(j1)) < (abs(i2)+abs(j2)) ) return( i1, j1 );
    else return( i2, j2 );
}

```

表3 マッピングアルゴリズム

```

main()
{
int   ans, x;
ans=0;

for( x = 0; x < 16; x++ ) {
ans = ans + (((((((((((((((
1*x+2)
*x+3)
*x+4)
*x+5)
*x+6)
*x+7)
*x+8)
*x+9)
*x+10)
*x+11)
*x+12)
*x+13)
*x+14)
*x+15)
*x+16)
*x+17);
}
}

```

(a) ソースプログラム

```

;
; This is test program
;
start:  MOVI  16,pe2
        MOVI  1,pe6
        MOVI  2,pe9
        MOVI  3,pe12
        MOVI  4,pe15
        MOVI  5,pe18
        MOVI  6,pe21
        MOVI  7,pe24
        MOVI  8,pe27
        MOVI  9,pe30
        MOVI 10,pe33
        MOVI 11,pe36
        MOVI 12,pe39
        MOVI 13,pe42
        MOVI 14,pe45
        MOVI 15,pe48
        MOVI 16,pe51
        MOVI 17,pe54
;
; main size=58 entry=0
;
main:   MOVI  0,pe0
        MOVI  0,pe1
AAA:    WAIT
        JNS  pe4,AAB
        MOVI pe56,pe0
        MOVI pe5,pe1
        JMP  AAA
AAB:    HLT

```

(b) MCPUコード

表4 多項式計算プログラム

文献

- [1] 吉岡良雄: "メモリステップにプログラム可能な演算機能を持つメモリ装置の提案", 信学論(D), J66-D, 10, pp.1153~1160 (昭58-10)
- [2] W.D.Hillis: "The Connection Machine", The MIT press (1985)
- [3] 山田, 村山, 吉岡, 中村, 重井: "プログラム可能論理演算装置の動作特性", 信学論(D), J69-D, 9, pp.1264~1274 (昭61-9)
- [4] 吉田, 吉岡: "Prolog用プログラム可能論理演算装置について", 東北支部連大, 2J26, 昭61
- [5] 吉岡, 山田, 村山, 中村, 重井: "プログラム可能論理演算装置を用いた計算機の実現性について", 信学論(D), J69-D, 10, pp.1246~1255 (昭61-9)
- [6] 村山, 山田, 吉岡, 中村, 重井: "プログラム可能論理演算装置を用いた計算機の性能評価", 信学論(D), J69-D, 9, pp.1256~1263 (昭61-9)