WEKO3
アイテム
流れ処理概念に基づく高度並列連想処理方式の一検討
https://ipsj.ixsq.nii.ac.jp/records/24885
https://ipsj.ixsq.nii.ac.jp/records/24885c5a270c1-5ffd-4a3e-801f-7be52a78e499
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1987 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1987-03-13 | |||||||
タイトル | ||||||||
タイトル | 流れ処理概念に基づく高度並列連想処理方式の一検討 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Highly - Parallel Associative Processing Scheme Based on the "Flow - Thru Processing" Concept | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
大阪大学工学部 | ||||||||
著者所属 | ||||||||
大阪大学工学部 | ||||||||
著者所属 | ||||||||
大阪大学工学部 | ||||||||
著者所属 | ||||||||
大阪大学工学部 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering Osaka University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering Osaka University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering Osaka University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering Osaka University | ||||||||
著者名 |
許炎
× 許炎
|
|||||||
著者名(英) |
Yan, Xu
× Yan, Xu
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 筆者らは,均質な多数のVLSIプロセッサによって構成される,極めて高性能な知的情報処理システムの実現法の確立をめざしている。本稿は,この検討の一環として,人間の記憶モデルに基づく階層的なシステム構造上に,筆者らが提案している流れ形処理概念を導入すれば,高度並列連想処理システムが原理的に構成可能となることを示している。本稿ではまず,人間の知識処理過程に合致した階層的なシステム構造とその上での流れ形連想処理の考え方を簡単に述べる。続いて,流れ形連想処理方式の原理と,組織的な拡張性を持つ階層構造を採用したシステム構成法にふれる。最後に,関係モデルを対象とした,流れ形連想処理機構の一実現法として,相互結合網と,その上での流れ制御アルゴリズムを具体的に示している。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | This paper describes an architecture of a VLSI-oriented high-performance associative processing system based on the "flow-thru processing" concept which was proposed earlier by the authors. A hierarchical system structure which is derived from a human storage model is first introduced. Subsequently, this paper reports a highly-parallel associative processing scheme based on the "flow-thru processing" concept. This paper also deals with a organization of hierarchical system which has extremely repeatable and expandable structure. Finally, an implementation of a highly-parallel associative processing mechanism and its execution control are briefly described with special emphasis on data-flow in the system structure proposed. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 1987, 号 20(1986-ARC-044), p. 1-10, 発行日 1987-03-13 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |