SIMP（単一命令流／多重命令パイプライン）方式の構想

• Item type: SIG Technical Reports(1)
• 公開日: 1988-01-21
• タイトル: SIMP（単一命令流／多重命令パイプライン）方式の構想
• タイトル / 言語: en
• タイトル: SIMP : Single Instruction stream/Multiple instruction Pipelining (in Japanese)
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 九州大学工学部情報工学科
• 著者所属: 九州大学大学院総合理工学研究科情報システム学専攻
• 著者所属: 九州大学大学院総合理工学研究科情報システム学専攻
• 著者所属: 九州大学大学院総合理工学研究科情報システム学専攻
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Communication Eng. Kyushu University
• 著者所属(英): en
• 著者所属(英): Dept. of Information Systems Kyushu University
• 著者所属(英): en
• 著者所属(英): Dept. of Information Systems Kyushu University
• 著者所属(英): en
• 著者所属(英): Dept. of Information Systems Kyushu University
• 著者名: 村上, 和彰; 福田, 晃; 末吉, 敏則; 富田, 眞治
• 著者名(英): Kazuaki, Murakami; Akira, Fukuda; Toshinori, Sueyoshi; Shinji, Tomita
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 新しいプロセッサ・アーキテクチャとして，命令パイプライン処理方式と低レベル並列処理方式とを融合した『SIMP（単一命令流／多重命令パイプライン）方式』を提案する．SIMP方式では，従来のSISD方式（単一命令パイプライン）の汎用プロセッサとの間で機械命令レベルの互換性を保ちつつ，命令パイプラインを多重化することで応答速度の向上を目指している．SIMP方式のVLSIプロセッサ構成としては，命令パイプライン単位でVLSI化を行い，それを速度要求に見合った数だけ装備する『パイプラインスライス・マイクロプロセッサ』構成法を考えている．また，SIMP方式に向いた命令セット・アーキテクチャとしては，『BISC（均衡命令セット・コンピュータ）』が有力である．本稿では，SIMP方式の実現に際しての課題を中心に述べている．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: We propose a new processor architecture: SIMP (Single Instruction stream/Multiple instruction Pipelining). SIMP is a hybrid processor architecture that combines instruction pipelining with low-level parallelism. Thus SIMP can realize both temporal and spatial parallelism. An SIMP processor is the same as an SISD processor from a program viewpoint, but it offers higher response speed by exploiting multiple instruction pipelines. We also propose the pipeline-sliced microprocessor organization as an actual way to achive a VLSI implementation of SIMP. We consider that a computer with an instruction set suitable for SIMP should be a balanced instruction set computer (BISC), neither RISC nor CISC. This paper discusses the issues involved in the design of an SIMP processor.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 1988, 号 4(1987-ARC-048), p. 25-32, 発行日 1988-01-21
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会