WEKO3
アイテム
ガウシアンマシンとそのアナログ/ディジタル専用アーキテクチャ
https://ipsj.ixsq.nii.ac.jp/records/24783
https://ipsj.ixsq.nii.ac.jp/records/2478346cf10c9-8092-4c71-a1ce-c539811bd857
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1988 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1988-07-07 | |||||||
タイトル | ||||||||
タイトル | ガウシアンマシンとそのアナログ/ディジタル専用アーキテクチャ | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Gaussian Machines Neuron Model and its Analog and Digital Architectures | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
慶應義塾大学理工学部 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Science and Technology, Keio University | ||||||||
著者名 |
秋山, 泰
× 秋山, 泰
|
|||||||
著者名(英) |
Akiyama, Yutaka
× Akiyama, Yutaka
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 筆者らは”ガウシアンマシン”ニューロンモデルを提案している。このモデルの特徴は、入力に対してガウス分布のノイズが印加されるところにある。ガウシアンマシンは、マッカロク‐ピッツ・モデル、ホップフィールド・モデル、およびボルツマンマシン・モデルを包含した、より一般的なモデルである。本論文では、ガウシアンマシンのアナログ、ディジタル両方のアーキテクチャを提案する。このうちアナログ・アーキテクチャはHopfieldのアナログ回路を基礎として、可変コンダクタンス実現のためにスイッチト・レジスタ回路を導入したものとなっている。ディジタル・アーキテクチャは多数のNEU (Neural Execution Unit)を並列動作させるシストリック・アレイとして構成されている。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | The author and his colleague have proposed an artificial neuron model called "Gaussian machines". Its significant property is inherently derived from Gaussian random noise appended to the input of each neuron. Gaussian machines model includes McCulloch-Pitts model, Hopfield model, and also Boltzmann machines model as special cases of its definition. In this paper, both analog and digital architecture for Gaussian machines model are discussed. The analog architecture is based on Hopfield's analog circuit and employs switched resistors in order to achieve variable conductances. And the digital architecture is constructed by a systolic array of the cells called Neural Execution Units (NEUs). | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 1988, 号 45(1988-ARC-071), p. 69-76, 発行日 1988-07-07 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |