

データ駆動型シングルチッププロセッサ EMC-Rのアーキテクチャ

Architecture of a Dataflow Single Chip Processor EMC-R

坂井 修一 山口 喜教 平木 敬 児玉 祐悦 弓場 敏嗣

Shuichi SAKAI, Yoshinori YAMAGUCHI, Kei HIRAKI, Yuetsu KODAMA, Toshitsugu YUBA

電子技術総合研究所 電子計算機部

Computer Systems Division, Electrotechnical Laboratory

あらまし データ駆動アーキテクチャの有効性は、数十台から百台の並列要素数をもつ実機で検証されつつある。われわれは千台規模の要素プロセッサをもつデータ駆動計算機EM-4を開発中であるが、この規模の並列計算機を構築するさいに、物理的な大きさと設計の複雑さをいかに小さく、高速かつ低コストなマシンを実現するか、ということが大きな課題であり、要素プロセッサ1台を1チップ以下に実装することが必要となる。EM-4では、1個のPEは約5万ゲートのCMOSゲートアレイチップ上に実現されるが、本PEはEMC-Rと呼ばれる。本稿では、EMC-Rのアーキテクチャを決定する際の基本戦略である、簡単化された待ち合せ機構、強連結枝モデルの導入によるRISC化と高速化、プロセッサ結合型網の採用などに関して述べ、これを活かすための命令セットアーキテクチャ、内部アーキテクチャに関して報告する。

Abstract

A dataflow machine is being proved to be effective, by real machines containing some tens or a hundred of processing elements(PE's). We are now developing a dataflow machine EM-4 containing one thousand PE's. To construct it, it is fairly significant to fabricate a PE (or PE's) on a single chip for the reason of the feasibility of size, design complexity, cost and operation speed. In EM-4, a PE is called EMC-R which is a 50,000-gate CMOS single chip processor. In this report, we will first explain the fundamental strategies such as a simplified matching mechanism, strongly connected arc model, an idea of a dataflow RISC and processor connected interconnection network. Then instruction set architecture and configuration architecture which exploit the strategies will be reported.

1. はじめに

データ駆動アーキテクチャの有効性は、数十台から百台の規模の並列要素数をもつ実機で検証されつつあり^{[1][2][3][4][5]}、その成果は一部で実用化されている^[6]。これらのうち、SIGMA-1は128台のPEをもつシステムが現在稼働中であり、250MIPS、170MFLOPSの実測性能を得た^[7]。

われわれは、EM-3^[4]とSIGMA-1^{[3][7]}の試作経験をいかし、1000台規模の要素プロセッサをもつ記号処理用データ駆動計算機EM-4を開発中である^{[8][9][10][11]}。

1000台規模の並列計算機を構築するさいに、物理的な規模の大きさと設計の複雑さをいかに小さく、ということが大きな課題であり、要素プロセッサ(PE)1台を1チップ以下か、多くとも2・3チップ以下の規模に実装することが、不可欠となる。

EM-4では、この理由のほかに、高速性、低コスト化などの点から、PEをシングルチップ化している。本シングルチッププロセッサはEMC-R^[9]と呼ばれ、約5万ゲート、入出力信号線数256のCMOSゲートアレイチップ上に実装される。

本稿では、EMC-Rのアーキテクチャに関して述べる。まず、EMC-R設計にあたっての基本的な考え方と設計方針に関して述べ(2)、つぎに本プロセッサのバケット形式・命令セットとその特徴を示す(3)。さらにEMC-Rの内部構成に関して各ユニットごとに説明し(4)、最後に本研究の今後の課題を整理する(5)。

2. 設計方針

2.1 シングルチップ化の範囲

要素プロセッサのシングルチップ化にあたっては、プロセ

ッサ本体だけでなく、主要な記憶要素や相互結合網の要素も含めた1チップ化が望ましい。今回はゲート数が約5万という制約から、記憶装置は、外部にSRAMをもたせることとし、チップ上にレジスタファイルとバケット・バッファを設け、メモリを階層化することにした。さらに相互結合網の要素機能としての通信機能は、チップ上で実現することにした。通信機能と演算機能は、同時に独立に動作する。

なお、EMC-Rでは、設計の容易さと高速化の目的から、RISCアーキテクチャを採用することにした。

2.2 待ち合せ処理の簡単化

データ駆動型計算機のPEをシングルチップ化する場合の問題点として、待ち合せ処理部のハードウェアが大きく、複雑なことがある。EM-4では、関数インスタンスごとに待ち合せメモリのセグメントを割り当て、セグメント内は静的な待ち合せを行なうことで、連想処理を用いない発火機構を実現した。これによって、簡単なハードウェアで待ち合せ処理部を構成することが可能になった^[11]。

今回の実装では、セグメントは固定長とする。われわれは、本方式のほかに、セグメントを可変長とし、セグメント内に固定長のページを置く方式を検討したが、チップ内にページテーブルを格納する記憶領域をとることができず、またチップ外にこれを書くのはマッピングに時間がかかりすぎる、という欠点があるため、これを採用しなかった。

2.3 強連結枝モデルの導入による高速化

一般にデータ駆動計算機では、バケット転送・バケット処理のオーバヘッドが大きくなる危険がある。またEMC-Rにおい


ては、通常の packets 処理の巡回パイプラインと RISCアーキテクチャの整合性が悪いという問題がある。すなわち、従来の巡回パイプラインだけを処理方式としてゆるした場合、レジスタファイルを利用した RISC 特有の高速な処理サイクルがいかせない。

EMC-Rでは、この問題の解決をひとつの目的として、強連結枝モデルの導入を行なった^[9]。これは、データ駆動図式上に強連結ブロックと呼ばれる不可分ブロックを指定し、これを同一プロセッサ内のレジスタファイル上で packets をつくりだすに処理するものである。強連結枝モデルの導入によって、通常の巡回パイプラインの他に、強連結ブロック処理用の短いパイプラインを並立させたことになる。

強連結ブロック内の命令の実行順序制御方式として、カラーのないデータ駆動方式と、制御駆動方式が考えられる。EMC-Rでは、ハードウェアの簡単さ、デバッグ容易性、副作用をもたらす操作の効率化などの点から、制御駆動方式を採用した。

なお、本モデルの導入によって、高速化だけではなく、資源管理や優先処理が可能となった。

図1に、強連結ブロックの例として、多項式 $5x^3+2x^2+4x+12$ を計算するデータ駆動図式を示す。図で、破線で囲った部分が強連結ブロックである。



5x³+2x²+4x+12を計算するプログラム (破線内強連結ブロック)

図1 強連結ブロックの例

2. 4 相互結合網


相互結合網の構成として、通常のオメガ網のような多段階構成の網を採用した場合、網のハードウェア量が $O(N \log N)$ (N : PE数) となり、 $N=1000$ では現実的でない。そこで EM-4 では、プロセッサ結合型オメガ網 (図2) を採用した。^[12]

本結合網は、総ハードウェア量が $O(N)$ 、ノード間距離がたかだか $O(\log N)$ 、ノードのポート数が定数、ルーティングが容易、内部で2階層の階層構成が可能、などの優れた性質をもつ。

図2で、長方形であらわされている部分が、EMC-Rのデータ交換部である。

EM-4の相互結合網のもうひとつの特徴は、網自体が関数レベルの動的負荷分散機構をもつことである。

すなわち、EM-4では、裏循環路 (図2の破線) と呼ばれる経路に特殊 packets を巡回させることで、均等で効率のよい負荷分散を実現している (4. 2) ^[12]。



[x,y] : node address x:group number
y:column number BOX : EMC-R

—— Circular Path for Grouping
- - - Circular Path for Load Dist.

図2 プロセッサ結合型オメガ網

3. 命令セットアーキテクチャ

3. 1 RISC化

さきにも述べたとおり、EMC-Rでは RISCアーキテクチャを採用した。その内容を列挙する。

- (1) packets 長は2語の固定長とする。
- (2) 命令は、即値データをもたないものが1語、もつものが2語の長さをもつ。
- (3) 命令数は、28である。
- (4) メモリの連続番地読みだし (書き込み) と分岐命令を除くすべての命令は1クロックで実行される。
- (5) 16ワードのレジスタファイルをもつ。レジスタファイルの大きさは、ゲート数の制限からくるものである。
- (6) 遅延分岐機構をもつ。
- (7) 演算ユニットの用いるメモリのアドレッシングモードは一種類だけである。

3. 2 packets 形式

本マシンの典型的な packets の形式を図3に示す。packets はアドレス部とデータ部からなり、各部の大きさはそれぞれ1語 (39ビット) である。

3. 2. 1 アドレス部

- (1) HST: 当該 packets がホストプロセッサに送られる (1) か、PEに送られるかを表わす。ホストに送られるのは、トレースをしている場合の全 packets、エラーレポートの packets、最終結果の入った packets などである。
- (2) PT: packets 型。通常は NORM型であるが、関数起動




図3 packets 形式

・終了、エラー処理、メモリ読みだし・書き込み、擬結果の処理、構造体の処理などで、特殊な型のパケットを用いる。特殊パケットは、システム初期化のときに自由に設定することができる。

(3)WCF:待ち合せ条件フラグ。待ち合せの型を示す。1入力型、即値待ち型、2入力左型、2入力右型の4種類がある。

(4)M:モード。2ノード以上の大きさをもつ強連結ブロックを発火させるパケットであるときに1、1ノードのブロック(通常のデータフローノード)を発火させるパケットであるときに0である。

(5)(GA, CA, MA):行先アドレス。GAは行先PEのグループ番号、CAは行先PEのグループ内メンバ番号、MAはメモリアドレスである。PTがNORM型で、かつWCFが2入力型のパケットでは、MAは待ち合せ番地となる。

3. 2. 2 データ部

(1)C:キャンセルビット。C=1のとき、このパケットは無効となる。

(2)DT:データ型。BMC-Rで用いられるデータ型は、整数、アイデンティファイア、NIL、リスト、ユーザ定義構造体(2つ)、擬結果、無定義の8種類である。

(3)D:データ。

3. 3 命令形式

本マシンの命令は、命令コードの命令をレジスタファイル上のデータ(あるいはパケットデータ)にほどこし、結果をレジスタファイルに格納する(またはパケット出力する)操作を行なうことを指示する。

命令形式は、即値データをもつか否か、パケットを出力するか否かによって、4種類に分類される。なおEM-4では、メモリ読み書きの命令と分岐命令は、単独ではパケットを出すことができない。

EM-4では、1命令につきただか1個しかパケットを出力しない。複数個のパケットを出力する場合は、当該命令とMKPKT(Make Packet)命令を強連結枝で接続する。1命令が複数個パケットを出力する場合に比較して、本方式では、効率を損ねることがなく、かつ制御が簡単化されている。

3. 3. 1 即値データがなくパケットを出力しない

場合

図4(a)に示される形式である。

- (1)OP:命令コード。
- (2)AUX:命令コードの補助フィールド。命令の細かな性質を規定したり、場合によっては、即値データを格納するのに用いられる。
- (3)TRC:トレースの指示。
- (4)M:モード指定。Mが1のとき、本命令で当該強連結ブロックを終了する。
- (5)F:命令フォーマット。0のとき即値なし、1のとき即値あり。ここでは0。
- (6)R0, R1:当命令のオペランドの入っているレジスタの番地。
- (7)OUT:パケット出力があるか否かを示すフィールド。この場合は0(出力なし)。
- (8)R2:当命令の結果を格納するレジスタの番地。
- (9)BC:当命令が分岐命令だったときの、分岐時の行先指定の条件。
- (10)DPL:当命令が分岐命令だったときの、分岐先の番地。

3. 3. 2 即値データがなくパケットを出力する

場合

図4(b)に示される形式である。OP、AUX、TRC、M、F(この場合0)、R0、R1、OUT(この場合1)は3. 3. 1と意味が同じである。結果はパケットとして出力され、レジスタファイルには入らない。

(1)WCF:出力パケットのWCFフィールド。すなわち、パケットの待ち合せ条件フラグとなる。

(2)M2:出力パケットのMフィールド。すなわち、パケットのモードとなる。

(3)CA:出力パケットのCAフィールド。すなわち、パケットの行先PEのメンバ番号となる。

(4)DPL:出力パケットのMAの階8ビットとなる。

3. 3. 3 即値データがありパケットを出力しない

場合

図4(c)に示される形式である。3. 3. 2と異なるのは、即値データのある語が加わった点である。

(1)LR:当即値データが左オペランドである(0)か、右オペランドである(1)かを示す。

(2)DT:データ型。

(3)D:データ。

3. 3. 4 即値データがありパケットを出力する

場合

図4(d)に示される形式である。3. 3. 2と異なるのは、即値データのある語が加わった点である。この語の意味は、3. 3. 3と同じである。

OP	AUX	TRC	M	F	R0	R1	OUT	R2	BC	DPL
5	7	1	1	1	4	4	1	4	2	8

(a)即値データなし、パケット出力なし(OUT=0)

OP	AUX	TRC	M	F	R0	R1	OUT	WCF	M2	CA	DPL
5	7	1	1	1	4	4	1	2	1	3	8

(b)即値データなし、パケット出力あり(OUT=1)

LR	*	DT	D
1	2	3	32

OP	AUX	TRC	M	F	R0	R1	OUT	R2	BC	DPL
5	7	1	1	1	4	4	1	4	2	8

(c)即値データあり、パケット出力なし(OUT=0)

LR	*	DT	D
1	2	3	32

OP	AUX	TRC	M	F	R0	R1	OUT	WCF	M2	CA	DPL
5	7	1	1	1	4	4	1	2	1	3	8

(d)即値データあり、パケット出力あり(OUT=1)

各数字はフィールドの大きさ

図4 命令形式

3. 4 命令セットとその特徴

表1に、EM-4の命令セットを示す。

EM-4は、全部で28個の命令をもつ。これらの命令は、メモリ連続読みだし（書きこみ）の命令と分岐命令以外はすべて1クロックで実行される。命令のうちのあるものは、AUXフィールドによって、細かな実行規則を与えられる。

たとえば、SHF命令は、AUXフィールドの先頭ビットが0のとき左論理シフト、1のとき右論理シフトを実行する。BTYP命令では、AUXフィールドは、比較する型をあらわす即値データと解釈される。すなわち、(BTYP AUX=0)はLISPのNULL、(BTYP AUX=1)はNUMBERP、(BTYP AUX=3)はATOM、(BTYP AUX=4)はLISTPとなる。

なお、EM-4では、マイクロプログラム制御を用いない。これは、マイクロプログラムを格納するメモリを、(1)チップ内にとることはゲート数の制約から困難であり、(2)チップ外にとることはピン数の制約から困難であることによる。

以下に本マシンに特徴的な命令について説明する。

(1)分岐命令

EM-4では、実装の複雑さの点から、SWITCH命令の実装を省略し、条件分岐はすべて制御の流れを変更するBRANCH命令で実現することにした。したがって、この部分だけは、純粋なデータ駆動計算機（命令レベル）としての仕様を破っている。表1のBGE、BGE、BD、BGT、BTYP、BTYP2がBRANCH命令である。このうち、BTYP2は2つのオペランドの型比較を同時に行なう命令である。

分岐命令は、判定結果がジャンプを引き起こす場合には2クロック、そうでない場合には1クロックで実行される。なお、分岐はすべて遅延分岐である。SWITCH命令は、BRANCH命令とMKPKT命令の組合せで実現されるが、強連結ブロックを有効に用いれば、分岐命令の出現頻度が減り、従来のデータ駆動方式より効率があがる場合が多いと予想される。図5にその例を示した。図5(a)は、SWITCH命令を用いたプログラム（従来方式）、図5(b)は、BRANCH命令を用いたプログラム（EM-4方式）である。

表1 命令セット

KIND	INSTRUCTION	ACTION
Arithmetic and Logic	ADD	integer add
	SUB	integer subtract
	MUL	integer multiply
	INC	increment
	DEC	decrement
	SHF	logic shift
	AND	bitwise AND
	OR	bitwise OR
	EOR	bitwise exclusive OR
	NOT	bitwise NOT
	DIV1	element of division
	EXPD	data expand for division
	BEQ	branch by equality
	BGT	branch by greatness
Branch	BGE	branch by greatness or equality
	BD	branch by data
	BTYP	branch by data type
	BTYP2	branch by 2 data types
Memory or Register	L	load from memory
	S	store to memory
Read or Write	LS	load and store from/to memory
	LDR	load directly from register
	LIR	load indirectly from register
	GET	send packet for data fetch
Others	MKPKT	make packet by two operands
	SENDOP	send error operand
	SENDIAR	send error instruction address
	SETDT	set data type


図5(a)では、SWITCH命令が計6個あり、また、テスト命令GEの結果は、これらすべての命令の入力になっている。命令GEからのトークン供給の速さには限界があり、ここが全体の処理時間を決定する。また、関数の終了処理のために残留トークンの処理を行なう必要がある（図中の2つのSYNC命令）、オーバーヘッドが生じる。

それに比較して図5(b)では、テストとデータ分配がすべて同一強連結ブロックに含まれているため、この部分では、通常のデータ駆動型の待ち合せを行われない。そのため、処理が高速化されている。また、この例では、残留トークンを生じないため、関数の終了処理のオーバーヘッドがなくなる。

(2)MKPKT

メモリ読みだし（書き込み）および分岐命令をのぞくすべての命令は、結果をバケットとして出力することができる。さらにEM-4では、バケット生成専用のMKPKT命令が用意されている。

MKPKT命令は、第1オペランドで示される番地へ第2オペランドのデータを送りつける命令であり、AUXフィールドで、バケット型（PT）を指定することができる。MKPKT命令を連続して用いることで、データのコピー・分配



(a) SWITCH命令による実現

(a=R0, b=R1, c=R2, i=R3, j=R4, k=R5)

```

-- --
[BGE (R3:'5) (THN)]
[NOF]
[MKPKT (SEG:R3) <CALL_F single>]
[MKPKT (SEG:R4) <CALL_G single>]
[MKPKT (SEG:R5) <CALL_R single> end_block]
THN
[NOF]
[MKPKT (SEG:R0) <CALL_F single>]
[MKPKT (SEG:R1) <CALL_G single>]
[MKPKT (SEG:R2) <CALL_H single> end_block]

CALL_F {GCALL 'f (L10 left)}
CALL_G {GCALL 'g (L10 right)}
CALL_H {GCALL 'h (L20 right)}
L10 (ADD (L20 left))
L20 (ADD (---))

CALL_P {GCALL 'p (L110 left)}
CALL_Q {GCALL 'q (L110 right)}
CALL_R {GCALL 'r (L120 right)}
L110 (ADD (L120 left))
L120 (ADD (---))

```

(b) BRANCH命令による実現

```

(if (a>=5) then f(a)+g(b)+h(c)
    else p(i)+q(j)+r(k))

```

図5 分岐命令の実現

をすることができるが、これは、SIGMA-1のD I S T命令（1命令に複数の行先をゆるす）と同じクロック数で実現され、後者より柔軟なデータ流生成が可能となる。その際、第1オペランドのレジスタとしては、SEG（当該セグメント番号の入ったレジスタ）が指定される。

また、本命令によって、関数起動の際の引き数の受渡しや、戻り値の受渡しが実現される。

(3)GET命令

GET命令は、第1オペランドで示される番地Aへ戻り番地（図4(b)のCAとDPLで指定される）を送りつける命令である。これは、番地Aのデータになんらかの操作を加えて、結果を戻り番地に送り返す、という操作を行なうときに用いられる。MKPKT同様、AUXフィールドで、パケット型（PT）を指定することができる。

具体的には、CAR、CDRなどの構造体処理、擬結果関数の起動、他PEのメモリ読みだし、ホストとの通信などに用いる。

3. 5 マクロ命令

EM-4では、複雑な命令は、より単純な命令の列からなる強連結ブロックの形で実現される。これをマクロ命令と呼ぶ。以下にMSYNCマクロ命令を例にとって説明する。

MSYNC(Multiple SYNC)マクロ命令は、強連結ブロックの入口などで、多数（3以上無限個）のオペランド待ち合せを行なう場合に用いる。図6に、MSYNCの内容を示した。MSYNCは、2入力データの待ち合せと、局所的なカウンタの更新によって実現される。すなわち、データが到着し、オペランドのうちあらかじめ定められたデータとのマッチングに成功したとき、当マクロ命令が起動される。当マクロ命令では最初に、対応するメモリ番地に2つのデータを格納し（2行目のS命令）、カウンタを更新する（6行目のAND命令から8行目のADD命令）。その結果、すべてのオペランドの到着が確認された場合、オペランドデータをレジスタファイルにロードして（MLOAD）、以下の演算を実行する。まだ到着していないオペランドがある場合は、強連結モードを解除し（11行目のNOP）、未到着データの到着を待つ。

このように、EMC-Rでは、複雑な手順を要する操作が、強連結ブロックを用いたマクロ化によって、単純化され、しばしば高速化される。

なお、マクロ命令としては、MSYNCの他にCONSなどの構造体操作マクロ命令、GCALLなどの関数制御マクロ命令などがある。

3. 6 特殊パケットの処理方式

EM-4には、通常の待ち合せを行なうパケット以外に、セグメント番号をアドレス部にもたない特殊なパケットが存在す

```

      [JMP (MSYMC)]
      [S (OAR:R0) WORDS=2]
      - - -
      - - -
MSYNC [AND (OAR:'FFFFFF8) R3]
      [L (R3:NL) R4 WORDS=1]
      [ADD (R4:'2) R4]
      [BEQ (R4:'xxx) (MLOAD)]
      [S (R3:R4) WORDS=1]
      [NOP end_block]
MLOAD [INC (R3:NL) R3]
      [L (R3:NL) R4 WORDS=xxx]
      - - -
      - - -
      - - -

```

(xxx represents the number of sync data)

図6 多数待ち合せの実現 (MSYNC)

る。表2にEM-4のパケット型の構成例を示したが、このうちNORM型以外のパケット型がこれにあたる。

特殊パケットは、通常MKPKT命令またはGET命令で生成される。

特殊パケットとして、関数制御関係のパケット（MLPE、GETGSEG、SETSEG、KILL、ACTIVATE）、構造体操作のパケット（RS、RS2、IREF、DREF）、エラー処理のためのパケット（ERROR0、ERROR1、ERROR2）、メモリとレジスタの読み書きを行なうパケット（R、W、RR、WR）などを考えている。

特殊パケットの処理は、強連結ブロック（モニタ）の呼び出しの形で実現される。具体的には、特殊パケットが到着すると、パケット型に対応した番地の命令が（待ち合せなしに）読みだし・実行され、以下この番地に続く強連結ブロックの命令が（待ち合せなしに）実行される、という方式である。

本方式によって、あるパケット型に対応する処理が、通常のプログラムと同様の形式で書けるため、特殊パケットの意味付けと処理内容の柔軟さがもたらされる。図7にRパケットの処理ルーチンを示す。Rパケットは、そのアドレス部のメモリデータを読みだし、データ部のアドレスにこれを送りつけることを命じる特殊パケットである。

3. 7 プログラム例

EM-4におけるプログラムの例として、図8にAPPEND関数、図9にフィボナッチ関数のアセンブラによる記述を示した。両方とも、型判定と分岐の部分は、ひとつの強連結ブロック内で行なわれており、高速化・簡単化されている。また、従来のデータ駆動図式（図は略）と比較して、処理の隘路となる2入力データ駆動命令の数（即値をもつものを除く）が、APPENDでは8個から4個に、フィボナッチでは4個から2個になっており、処理効率が向上していると判断される。

4. 内部アーキテクチャ

4. 1 全体構成

EMC-Rの全体構成を、図10に示す。EMC-Rは、SU、IBU、FMU、EXU、MCUの5つのユニットとメンテナンス回路、および外付けのSRAMからなる。SUは2. 4で述べた結合網の要素機能を実現するスイッチであり、他のユニットと独立・並列に動作する。IBUは入力バッファであり、チップ上に数十語のバッファを持ち、さらに外付けSRAM上に退避領域を持つ。FMUは待ち合せと命令フェッチ

表2 特殊パケット（例）

KIND	PACKET TYPE	MEANING
Normal	NORM	normal data packet
Function Control	MLPE	search minimum loaded PE
	GETGSEG	get operand segment number
	SETSEG	bind operand segment to template
	KILL	kill function
	ACTIVATE	activate pseudo function
Structure	RS	read structure(CAR, CDR)
	RS2	read both of a CAR part and a CDR part
	IREF	increment reference counter
	DREF	decrement reference counter
Memory or Register	R	read memory
Read of Write	W	write memory
	RR	read register
	WR	write register
Maintenance	ERROR0	error operand 0
	ERROR1	error operand 1
	ERROR2	error instruction address

```

[LD (MR:R2) WORDS=1]
[MKPKT (R0:R2) end_block]

```

図7 Rパケットの処理

をつかさどる。待ち合せ記憶と命令記憶はSRAM上にとられる。EXUは演算処理部である。SRAMのバスはMCUでマルチプレクスして各ユニットに用いられる。

通常の処理は、待ち合せ・命令フェッチ・実行の順で各ユニットをパケットが巡回することで実現される(図10の矢印つきの実線)が、強連結処理は、EXU内のレジスタファイル上で待ち合せなしに実現される(矢印つきの破線)。

以下に各ユニットの説明を行なう。

4.2 SU

SUは、3入力3出力のパケット交換スイッチであり、入力ポートにバッファをもつ(蓄積型)。SUの内部構成を図11に示す。

相互結合網としてプロセッサ結合型オメガ網(図2)を用いた場合、ストアアンドフォワードデッドロックを防止する機構が必要になる。本マシンでは、各入力ポートに3つのバッファを設け(図11の各1P参照)、パケットが第0段のSUに到達するたびに、これまでよりひとつ上位のバッファを用いる、という方式を採用することで、この問題を回避した^[12]。本方式によってストアアンドフォワードデッドロックが回避されるのは、網の論理的構成がループフリーになることによる。

さらに、SUには、2.4で述べた負荷分散のためにパケットの書換えを行なうことが必要である。これは、MLPEという特殊パケットを、網の裏循環路上のPEが書き換えていくことで実現される。MLPEパケットのフォーマットを図12に示す。

MLPEパケットがNORM型パケットと異なる点は、MA部に当該パケットの通ったPEの負荷量の最小値が入っている(MLフィールド)点と、データ部の29~20ビットに最小負荷PE番号が入っている(MPフィールド)点である。

MLPEパケットの書換えは、図11中のPRC(パケット書換え部)で行なわれる。PRCでは、MLPEパケットが到着したのと同時に、MLフィールドを書き換える必要があるかどうかを判断し、必要がある場合は自PEの負荷量を

```

[BTYP (R0) 'NIL (L100)]
[NOF]
[BTYP (R0) 'LIST (L200)]
[NOF]
[MKPKT (SEG:R0) <ERROR single> end_block]
[MKPKT (SEG:R1) <RETVAL right> end_block]
L100 [MKPKT (SEG:R1) <APND right>]
L200 [L (R0:N1) R5 WORDS=2]
[MKPKT (SEG:R5) <CNS left>]
[MKPKT (SEG:R6) <APND left> end_block]

APND {GCALL 'append (CNS right)}
CNS {CONS (RETVAL right)}

RETVAL [MKPKT]
[KILL end_block]
ERROR - - -

```

図8 appendプログラム

```


[BD (R0:'1) (L100)]
[SUB (R0:'1) R1]
[BD (R0:'2) (L100)]
[SUB (R0:'2) R2]
[MKPKT (SEG:R1) <L10 single>]
[MKPKT (SEG:R2) <L20 single> end_block]
L100 [MKPKT (SEG:'1) <RETVAL right> end_block]

L10 {GCALL* 'FIB (L30 left)}
L20 {GCALL* 'FIB (L30 right)}
L30 {ADD (RETVAL right)}

RETVAL [MKPKT]
[KILL end_block]

```

図9 フィボナッチ数をもとめるプログラム



SU: Switching Unit MCU: Memory Control Unit
IBU: Input Buffer Unit FMU: Fetch and Matching Unit EXU: Execution Unit MM: Memory Module)
DOTTED RECTANGLE: EMC-R

図10 EMC-Rの内部構成




図11 SUの構成




図12 MLPEパケット






図13 IBUの構成



AREG:Address Part Reg. DATA0:Data Part Reg.
IAR:Instruction Address Reg.
DATA1:Partner Data Reg.

図14 FMUの構成



IR:Instruction Register MULT:Multiplier
BSHF:Barrel Shifter CMP:Comparator

図15 EXUの構成

MLフィールドに書き込む。この場合、パケットのデータ部の到着と同時に、MPフィールドを当該PE番号に書き換える。

以上の書換えは、パケット転送時間以内に行なわれるため、MLPEパケットはNORM型パケットとまったく同じ速さで、網内を巡回する。

なお、EM-4の関数レベル負荷分散方式として、MLPEを用いる方式以外に、ユーザプログラムやコンパイラが関数の分配を決める静的な方式、乱数分配方式、ローテート方式などが用意されている。




図16 MCUの構成

4.3 IBU

IBUは、実行待ちのパケットのバッファである。チップ内で2ポートRAMを使ってFIFOバッファを実現している(図13)。このバッファは16語の容量があり、あふれたときは、外部にあるSRAM上にパケットを退避する。外部の退避領域がいっぱいになったときには、デッドロックが発生する危険が大きいため、致命的なエラーとみなして、エラー処理の手続きを実行する。

4.4 FMU

FMUは、マッチングと命令フェッチを行なうユニットであり、EMC-Rの制御の中心である。図14にその内部構成を示

す。FMUは、命令アドレスレジスタ、パケットデータレジスタ、マッチング用のデータレジスタ、アドレスのマルチプレクサ、オペランドデータのマルチプレクサ、および制御回路からなる。制御回路は、本マシン内の種々のパイプラインを実現するためのシーケンシングをつかさどる。命令は、パケットによって発火する場合と強連結ブロック内の発火規則にしたがって発火する場合があり、その調停が必要である。

FMUの処理するパイプラインとして、(1)1入力データ駆動命令のパイプライン、(2)2入力データ駆動命令のパイプライン、(3)特殊パケット処理のパイプライン(最初の1命令の読みだしだけが通常のパイプラインと異なる)、(4)強連結ブロック内のパイプラインなどがある。

4.5 EXU

EXUは演算実行部である。EXUの内部には、命令レジスタ、オペランドレジスタ、レジスタファイル、出力パケット生成回路、結果レジスタ、加減算器、乗算器、バレルシフト、比較器、いくつかのデータマルチプレクサ、および制御回路がある。命令実行時には、オペランドレジスタの内容に演算がほどこされ、結果はパケットデータレジスタに入れられて外部に出力されるか、レジスタファイルに格納される。それと同時に、つぎに実行される命令で使われるデータが、レジスタファイル(またはFMUのデータレジスタ)からオペランドレジスタにロードされる(図15)。

なお、レジスタファイル内には、最初のあきオペランド・セグメント(フリーチェインでつながれているセグメント群の先頭のセグメント)の先頭番地をさすアドレスレジスタ、あき構造体領域の先頭番地をさすアドレスレジスタ、現在実行中の命令の属するセグメントを示すレジスタ(SEG)、時間的にもつとも遅く到着したパケットのアドレス部を格納しておくレジスタなどの専用レジスタがある。

4.6 MCU

MCUは、各ユニットからの外付けメモリへのアクセス競合を調停するユニットである(図16)。メモリのデータバスとアドレスバスは、IBU(パケット退避)、FMU(マッチングと命令フェッチ)、EXU(メモリ読み書き命令)の3つのユニットが使用する。3者の優先順位は、EXU、IBU、FMUの順であり、また、直前のクロックでメモリを使用していたユニットは、原則としてつぎのクロックでも他ユニットに優先してこれを使用する権利がある。ただし、EXUからパケット出力中にIBUがパケット退避要求を出したときは、デッドロック状態になっている可能性があるため、FMUはつぎの命令の読みだしを中止して、IBUにメモリを渡す。

MCUは、3つのユニットからのデータバスのマルチプレクサ、アドレスバスのマルチプレクサ(外付けのメモリアドレスレジスタの前でマルチプレクスする)、および調停回路からなる(図16)。

4.7 外付けメモリ

外付けメモリ(図10ではMM)は、1バンクのSRAMである。容量は、約1.2MBを実装する予定であり、これは約5MBまで拡張することができる。

外付けメモリの内容は、処理待ちパケットの退避領域、特殊パケット処理ルーチンの入っている領域、待ち合せの領域、通常の命令コードの格納される領域、構造体の格納される領域、その他の作業領域である。

前2者以外の領域のロケーションと大きさは、システムの初期化のときに自由に決めることができる。

4.8 メンテナンス回路

EMC-Rには、以上の各ユニットのほかに、これらを保守し、エラー処理を行なうために、メンテナンス回路と呼ばれる回路が存在する。この回路が起動されると、通常の処理とは別

種のクロックが働いて、全レジスタおよび外付けメモリの読み書きが本来とは別の経路を用いて行なわれる。メンテナンス回路の詳細は別途報告することにする。

5. おわりに

データ駆動計算機EM-4のシングルチップ型要素プロセッサであるEMC-Rについて、その設計の基本方針、命令セットアーキテクチャ、内部アーキテクチャについて述べた。本マシンで用いている種々のパイプライン方式について、関数制御機構について、構造体の格納・操作機構について、およびエラー処理方式とメンテナンス機構については別途報告することにする。本マシンの今後の課題として、EMC-Rの設計・試作、シミュレーションによるEM-4の予備的な性能測定、100台規模のパイロットシステムの試作による性能測定と有効性の検証、高級言語の開発、強連結ブロックを考慮したコンパイラなどソフトウェアの開発、スケジューリング問題を含む最適化手法の確立、ベンチマークプログラムの設定などがある。また、より大規模なチップを想定した、要素プロセッサのアーキテクチャ、マシン全体のアーキテクチャの考察がつぎの課題である。

謝辞 本研究を遂行するにあたり御指導、御討論いただいた柏木電総研次長、田村電子計算機部長ならびに計算機方式研究室の同僚諸氏に感謝いたします。

参考文献

- [1]Arvind, Dertouzos, M. L., and Iannucci, R. A.: A Multiprocessor Emulation Facility, MIT-LCS Technical Report 302(Sep. 1983).
- [2]Gurd, J. R., Kirkham, C. C. and Watson, I.: The Manchester Prototype Dataflow Computer, CACM, Vol. 28, No. 1, pp. 34-52(Jan. 1985).
- [3]Hiraki, K., Sekiguchi, S., and Shimada, T.: System Architecture of a Dataflow Supercomputer, TENCOM87, Seoul(Aug. 1987).
- [4]Yamaguchi, Y., Toda, K., Herath, J. and Yuba, T.: EM-3: A Lisp-Based Data-Driven Machine, Proc. Int. Conf. FGCS., pp. 524-532(1984).
- [5]Amamiya, M., Takesue, M., Hasegawa, R. and Mikami, H.: Implementation and Evaluation of A List-Processing-Oriented Data Flow Machine, Proc. of the 13th Annu. Symp. on Comp. Arch., pp. 10-19(June 1986).
- [6]菊池、本田、能美、中田、天満: データフローコンピュータNEDIPSのアーキテクチャ、データフローワークショップ予稿集、電子情報通信学会、pp. 49-56(1986).
- [7]関口、平木、島田: 科学技術計算用データ駆動計算機SIGMA-1全体システムの評価(その2)、第36回情処全大6B-2(Mar. 1988).
- [8]坂井、山口、平木、弓場: データ駆動計算機EM-4のアーキテクチャ、情処計算機アーキテクチャ研究会66-7(July 1987).
- [9]坂井、山口、平木、弓場: データ駆動型シングルチッププロセッサEMC-Rにおける強連結枝モデルの導入、データフローワークショップ予稿集、電子情報通信学会、pp. 231-238(1987).
- [10]坂井、山口、平木、児玉、弓場: データ駆動計算機EM-4における要素プロセッサのシングルチップ化の検討、第37回情処全大発表予定(Sept. 1988).
- [11]山口、坂井、平木、児玉、弓場: データ駆動計算機EM-4における待ち合せ機構、第37回情処全大発表予定(Sept. 1988).
- [12]坂井、山口、平木、弓場: プロセッサ結合型データ駆動計算機における網構成の諸問題、第34回情処全大2Q-5(Mar. 1987).