SIMP（単一命令流／多重命令パイプライン）方式に基づく『新風』プロセッサの高速化技法および性能予測

• Item type: SIG Technical Reports(1)
• 公開日: 1988-10-31
• タイトル: SIMP（単一命令流／多重命令パイプライン）方式に基づく『新風』プロセッサの高速化技法および性能予測
• タイトル / 言語: en
• タイトル: Speedup Mechanisms and Performance Estimate for SIMP Processor Prototype : 【∫impu:】 (in Japanese)
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 九州大学
• 著者所属: 九州大学
• 著者所属: 九州大学
• 著者所属: 九州大学
• 著者所属(英): en
• 著者所属(英): Kyushu University
• 著者所属(英): en
• 著者所属(英): Kyushu University
• 著者所属(英): en
• 著者所属(英): Kyushu University
• 著者所属(英): en
• 著者所属(英): Kyushu University
• 著者名: 入江, 直彦; 久我, 守弘; 村上, 和彰; 富田, 眞治
• 著者名(英): Naohiko, Irie; Morihiro, Kuga; Kazuaki, Murakami; Shinji, Tomita
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: SIMP (Single Instruction stream/Multiple instruction Pipelining:単一命令流／多重命令パイプライン）方式に基づくプロセッサ『新風』／【∫impu:】を開発中である．『新風』は4本の5ステージ命令パイプラインを備え，単一命令流中の4個の命令を同時に処理していく．命令パイプライン単体の最大性能は8MIPSであり，4本の命令パイプラインにより理論的には最大32MIPSが可能である．システム最終形態としては，シングル・ユーザに対し対話型スーパーコンピューティング環境を提供する『新風』／【∫impu:】DTS-edition (DTS:DeskTop Supercomputer)を計画している．『新風』プロセッサは高速化のため種々の高速化メカニズムを採用している．特に，局所データフローに基づくout-of-order実行制御，ならびに，命令間の並列実行を妨げる要因となるフロー依存および制御依存への対処の仕方に特長がある．ソフトウェア・シミュレーションによる性能予測を行なった結果，これらの高速化メカニズムによって，約90％の性能向上が得られた．またプロセッサ単体の性能としては最適化されていないオブジェクトコードに対しても実効的に15MIPSの性能が得られ，シングル・ユーザ向けのスーパーコンピュティング環境を十分提供できるものと予測している．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: SIMP (Single Instruction stream/Multiple Instruction Pipelining) is a multiple instruction-pipeline parallel architecture targeted for enhancing the performance of SISD processors, SIMP architecture combines instruction pipelining used by conventional SISD processors, and low-level parallelism exploited by VLIW processors and multiple functional-unit (MFU) processors. 【∫impu:】 is prototype processor based on SIMP architecture. It provides 4 instruction pipelines of 8MIPS each. 【∫impu:】 processes a single instruction stream based on out-of-order execution model in local dataflow fashion. It provides several speedup mechanisms to detect and handle flow dependent and control dependent hazards, which prevent out-of-order execution. The result of software simulation for 【∫impu:】 shows that 90% of the speedup is achieved by these speedup mechanisms. At least 15MIPS of scalar performance can be obtained for non-optimized object code.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 1988, 号 79(1988-ARC-073), p. 77-84, 発行日 1988-10-31
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会