並列オブジェクト指向トータルアーキテクチャA - NETの要素プロセッサ

• Item type: SIG Technical Reports(1)
• 公開日: 1991-03-11
• タイトル: 並列オブジェクト指向トータルアーキテクチャA - NETの要素プロセッサ
• タイトル / 言語: en
• タイトル: The Processing Element for the Parallel Object - Oriented Total Architecture A - NET
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 宇都宮大学工学部情報工学科
• 著者所属: 宇都宮大学工学部情報工学科
• 著者所属: 宇都宮大学工学部情報工学科
• 著者所属(英): en
• 著者所属(英): Department of Information Science, Faculty of Engineering, Utsunomiya University
• 著者所属(英): en
• 著者所属(英): Department of Information Science, Faculty of Engineering, Utsunomiya University
• 著者所属(英): en
• 著者所属(英): Department of Information Science, Faculty of Engineering, Utsunomiya University
• 著者名: 鈴木, 充; 吉永, 努; 馬場, 敬信
• 著者名(英): Mitsuru, Suzuki; Tsutomu, Yoshinaga; Takanobu, Baba
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: A?NET計算機の要素プロセッサは，並列オブジェクト指向言語A?NETLの効率的な実行を目的として設計され，（）メッセージ送受信などの高機能命令の実装，（）動的データ型付けやメッセージ駆動方式のためのハードウェア支援，（）コンテクストチェンジ時のオーバヘッド軽減のためのレジスタ構造，などの特徴を持つ．具体的には，可変長命令の切り出しとベースアドレス方式のオペランドを処理するための命令前処理ユニット，タグ付きデータ構造と未来型メッセージによる実行モデルを支援するためのタグ処理ユニット，メッセージ受理時にルータとのメモリアクセスを制御するメモリインタフェースユニット，ルータからの外部割り込みと同期のための内部割り込みなどを扱う割り込み制御ユニット，メッセージ割り込み時にユーザの実行イメージを退避せずに済ますための2セットの特殊レジスタセットなどを設けている．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: A processing element(PE) has been designed for the A-NET multicomputer system. It executes programs, described in a parallel object-oriented language A-NETL. The major characteristics are as follows: (1) it has a high-level machine instruction set such as messege sending and receiving capabilities, (2) it supports a dynamic data typing and message-driven mechanism by the hardware, (3) it realizes high-speed context switching to decrease the overhead with message exchanges. The special hardware units include an instruction preprocessing unit for a variable length instruction access and based addressing mechanism, a tag processing unit for a tagged data structure and future-type message passing unit for a tagged data struction access and base addressing mechanism, a tag processing unit for a tagged data structure and future-type message passing, a memory interface unit for a common memory access between the PE and a router, an interrupt control unit for external interruptions, caused by the arrival of the messages, and internal interruptions for syncronization, and two sets special registers for a high-speed context change.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 1991, 号 23(1990-ARC-087), p. 1-8, 発行日 1991-03-11
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会