WEKO3
アイテム
実行遅延に基づく再構成VLIW型計算機の基本構成
https://ipsj.ixsq.nii.ac.jp/records/24517
https://ipsj.ixsq.nii.ac.jp/records/24517407e4a8f-09b5-4ac0-9473-c30aec763796
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC91089013.pdf (896.0 kB)
|
Copyright (c) 1991 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1991-07-19 | |||||||
| タイトル | ||||||||
| タイトル | 実行遅延に基づく再構成VLIW型計算機の基本構成 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Reconstruction of Instruction Words by Delayed Execution in VLIW machines | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 名古屋工業大学工学部 | ||||||||
| 著者所属 | ||||||||
| ナムコ開発技術部 | ||||||||
| 著者所属 | ||||||||
| 名古屋工業大学工学部 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Nagoya Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NAMCO Co., Ltd. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Nagoya Institute of Technology | ||||||||
| 著者名 |
有田, 隆也
× 有田, 隆也
|
|||||||
| 著者名(英) |
Takaya, Arita
× Takaya, Arita
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | VLIW型計算機において、VLIWを構成する各オペレーションの実行を遅延することにより、VLIWを構成し直して実行する方式を提案する。この方式の導入により、ループの各インスタンス間やサブルーチンのコール/リターン部分でのオーバラップ実行により速度が向上されるとともに、未使用命令フィールドの減少が可能となる。本方式を採用した再構成VLIW型計算機の基本構成を示すとともに、シミュレーションにより従来のVLIW型計算機が8から58%程度高速化されることや命令語数が削減されることを示す。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | This paper describes a new mechanism to speed up VLIW machines by introducing a delay parameter into the individual operations which compose a single VLIW instruction. This parameter indicates the number of the steps by which execution of the operation is delayed. This mechanism makes it possible to overlap the execution of loop and subroutine instances and to improve the efficiency of code usage. The simulation shows that this method results in 8-58% speedup. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1991, 号 64(1991-ARC-089), p. 87-93, 発行日 1991-07-19 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
