セミ・マルコフ過程を用いたASURAクラスタのモデル化

• Item type: SIG Technical Reports(1)
• 公開日: 1992-12-03
• タイトル: セミ・マルコフ過程を用いたASURAクラスタのモデル化
• タイトル / 言語: en
• タイトル: An Analytic Model for the Performance of the ASURA Cluster using a Semi - Markov Processing
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: （株）クボタ コンピュータ事業推進室
• 著者所属: （株）クボタ コンピュータ事業推進室
• 著者所属(英): en
• 著者所属(英): Office of Computer Business, KUBOTA Corporation
• 著者所属(英): en
• 著者所属(英): Office of Computer Business, KUBOTA Corporation
• 著者名: 城和貴; 内藤, 潤
• 著者名(英): Kazuki, Joe; Jun, Naito
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 分散共有メモリ型マルチプロセッサASURAの構成要素であるクラスタに着目し、その基本性能について解析する。モデル化の目的は、ASURAクラスタのキャッシュ・ヒット率及びデータのリード/ライト比が、キャッシュ・コヒーレンス制御を含むリクエストや、それに対する待ち状態に、どのような影響を与えるかを解明し、性能評価を与えることである。このモデル化にあたっては、待ち状思の記述が容易であるセミ・マルコフ過程を利用した。さらに、構築されたモデルを用いて、プロセッサ利用率、バンド幅、リクエスト及びその待ち時間について実際の評価を行なった。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper presents a discrete time model of bus interference for the cache coherence mechanism in the ASURA cluster, which is a basic element of the cluster-based shared memory multiprocessor computer ASURA. It differs from earlier models in its ability to model variable waiting time both for normal requests and cache coherent requests. Actually, the aim of our model is to analyze how the ratio of cache hit and read/write requests can affect the performance from the view point of normal/coherent requests and their waiting states. The model produces as output the processor utilization, bandwidth, requests and their waiting probabilities. This modeling capability is attained by using a Semi-Markov process.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 1992, 号 97(1992-ARC-097), p. 65-72, 発行日 1992-12-03
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会