WEKO3
アイテム
細粒度プロセッサ間通信をサポートする高機能キャッシュ・システム
https://ipsj.ixsq.nii.ac.jp/records/24315
https://ipsj.ixsq.nii.ac.jp/records/2431592a35c62-1006-41ce-a6a2-a2c39baaad7a
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC93101016.pdf (1.2 MB)
|
Copyright (c) 1993 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1993-08-19 | |||||||
| タイトル | ||||||||
| タイトル | 細粒度プロセッサ間通信をサポートする高機能キャッシュ・システム | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | The Intelligent Cache System for Fine - Grain Inter - Processor Communication | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 京都大学工学部 | ||||||||
| 著者所属 | ||||||||
| 京都大学工学部 | ||||||||
| 著者所属 | ||||||||
| 京都大学工学部 | ||||||||
| 著者所属 | ||||||||
| 京都大学工学部 | ||||||||
| 著者所属 | ||||||||
| 京都大学工学部 | ||||||||
| 著者所属 | ||||||||
| 京都大学工学部 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Information Science Faculty of Engineering, Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Information Science Faculty of Engineering, Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Information Science Faculty of Engineering, Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Information Science Faculty of Engineering, Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Information Science Faculty of Engineering, Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Information Science Faculty of Engineering, Kyoto University | ||||||||
| 著者名 |
五島, 正裕
× 五島, 正裕
|
|||||||
| 著者名(英) |
Masahiro, Goshima
× Masahiro, Goshima
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 我々は，一つのアーキテクチャで共有メモリ型およびメッセージ・パッシング型の両方の通信モデルをサポートすることが重要であると考え，スケーラブルな共有メモリ・マルチプロセッサのコヒーレント・キャッシュ・システムとメッセージ通信機能を統合することを試みている．本システムではI?StructureやFIFOなどの同期構造体を利用して高速な細粒度メッセージ通信を実現する．本稿ではこのキャッシュ・システムのコヒーレンス制御方式とメッセージ通信機構について述べる． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Based on an opinion that a single architecture should support communication models of both shared memory type and message passing type, we are trying to integrate message communication mechanism with the coherent cache system on the shared memory multiprocessor. This system realizes fast fine-grain message communication by utilizing the synchronization structure such as I-Structure or FIFO. In this paper, we describe the coherence control method and the message communication mechanism of the system. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1993, 号 71(1993-ARC-101), p. 121-128, 発行日 1993-08-19 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
