WEKO3
アイテム
並列処理最適化機構の実用アプリケーションを用いた性能評価
https://ipsj.ixsq.nii.ac.jp/records/24255
https://ipsj.ixsq.nii.ac.jp/records/24255957b7fe5-98a2-4f8a-8c05-f1a0034b38d7
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC93104007.pdf (1.2 MB)
|
Copyright (c) 1994 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1994-01-13 | |||||||
| タイトル | ||||||||
| タイトル | 並列処理最適化機構の実用アプリケーションを用いた性能評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Performance Evaluation by Utility Applications of Mechanisms to Optimize Parallel Processing | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 東京大学理学部情報科学科 | ||||||||
| 著者所属 | ||||||||
| 東京大学理学部情報科学科 | ||||||||
| 著者所属 | ||||||||
| 東京大学理学部情報科学科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Information Science, Faculty of Science, The University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Information Science, Faculty of Science, The University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Information Science, Faculty of Science, The University of Tokyo | ||||||||
| 著者名 |
秋葉, 智弘
× 秋葉, 智弘
|
|||||||
| 著者名(英) |
Tomohiro, Akiba
× Tomohiro, Akiba
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 共有メモリ型並列計算機における、並列アプリケーションの最適化を支援するために、様々なハードウェア機構が提案されている。その中で特に、本論文で取り上げるハードウェア機構は、Elastic Barrierとスヌープキャッシュにおけるプロトコルのデータオブジェクト毎の切替え （スヌープキャッシュ制御機構） である。細粒度から粗粒度まで広い範囲のプログラムを対象に、命令パイプラインレベルの、execution?drivenシミュレーションにより、これらの機能がどのような性能改善をもたらすかの評価を行った。このシミュレーション結果からElastic Barrierとスヌープキャッシュ制御機構は細粒度並列処理に対しては多大な効果があることが確認された。粗粒度並列処理に関しては、両機構は共に大きな性能改善を示すことはなかったが、システムの性能を悪化させることは全くなかった。また、シミュレーション結果より、粗粒度並列処理であってもデータ転送量が大きい場合にはスヌープキャッシュ制御機構が性能改善に寄与することが予想される。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Many hardware mechanisms are proposed to support optimizing parallel applications on shared-memory parallel computers. This paper concentrate especially on Elastic barrier (an extended barrier to eliminate idle time), and snoop-cache-protocols' coexistence (each data object can have its own snoop-cache protocol). This paper evaluates by execution-driven instruction-pipeline-level simulation, how much these mechanisms improve the performance of parallel applications that range over fine-grain and coarse-grain programs. The result data of simulations of SPLASH matches the result of execution on another machine. This fact assures that this simulator has high reliability. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1994, 号 13(1993-ARC-104), p. 49-56, 発行日 1994-01-13 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
