WEKO3
アイテム
Paratoolによるスーパスカラプロセッサの評価
https://ipsj.ixsq.nii.ac.jp/records/24241
https://ipsj.ixsq.nii.ac.jp/records/24241f4a8763a-4337-47ef-a314-26e992e5ac4c
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC93105006.pdf (1.2 MB)
|
Copyright (c) 1994 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1994-03-10 | |||||||
| タイトル | ||||||||
| タイトル | Paratoolによるスーパスカラプロセッサの評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Performance Evaluation of a Superscalar Processor Using Paratool | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| （株）富士通研究所プロセサ研究部 | ||||||||
| 著者所属 | ||||||||
| （株）富士通研究所プロセサ研究部 | ||||||||
| 著者所属 | ||||||||
| （株）富士通研究所プロセサ研究部 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| The Processor Laboratory, FUJITSU LABORATORIES LTD. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| The Processor Laboratory, FUJITSU LABORATORIES LTD. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| The Processor Laboratory, FUJITSU LABORATORIES LTD. | ||||||||
| 著者名 |
西本, 晴子
× 西本, 晴子
|
|||||||
| 著者名(英) |
Haruko, Nishimoto
× Haruko, Nishimoto
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | マイクロプロセッサのスーパスカラアーキテクチャにおいて、構成要素の違いにより全体性能へどの程度影響を与えるか定量的に解析した。性能解析を行なうため、実行トレースに基づくスーパスカラ方式のプロセッサの性能評価ツールParatoolを開発し、スーパスカラ方式の命令発行機構、機能ユニットの構成、投機的実行における分岐予測、レジスタリネーミング、待機ステーションなどの効果を測定した。シミュレーション結果よりスーパスカラプロセッサにおいて性能向上に最も寄与する最適化手法は、分岐予測による投機的命令実行であるということが分かった。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | This paper reports a performance evaluation of a superscaler processor using Paratool. There are some optimal techniques in processor design. We intend to measure the performance quantitatively and investigate how much the individual technique affects a total performance. In order to analyze a performance, a fast performance evaluation tool -Paratool- has been developed. Paratool simulates a superscalar processor from dynamically execution traces and calculates an IPC (Instruction Per Cycle). We measured the improvement of IPC by individual technique - multiple issue, multiple functional units, register renaming, branch prediction, and out-of-order execution. From the results, we found the speculative execution by branch prediction is the most effective technique. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1994, 号 22(1993-ARC-105), p. 41-48, 発行日 1994-03-10 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
