WEKO3
アイテム
投機的実行のためのアーキテクチャ上の支援
https://ipsj.ixsq.nii.ac.jp/records/24240
https://ipsj.ixsq.nii.ac.jp/records/24240f3ba8376-18f1-4758-b48e-0fc6b0bf85b3
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC93105005.pdf (1.4 MB)
|
Copyright (c) 1994 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1994-03-10 | |||||||
| タイトル | ||||||||
| タイトル | 投機的実行のためのアーキテクチャ上の支援 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | An Architectural Support for Speculative Execution | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 三菱電機（株）システムLSI開発研究所 | ||||||||
| 著者所属 | ||||||||
| 三菱電機（株）システムLSI開発研究所 | ||||||||
| 著者所属 | ||||||||
| 三菱電機（株）システムLSI開発研究所 | ||||||||
| 著者所属 | ||||||||
| 三菱電機（株）システムLSI開発研究所 | ||||||||
| 著者所属 | ||||||||
| 三菱電機（株）システムLSI開発研究所 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| System LSI Laboratory Mitsubishi Electric Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| System LSI Laboratory Mitsubishi Electric Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| System LSI Laboratory Mitsubishi Electric Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| System LSI Laboratory Mitsubishi Electric Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| System LSI Laboratory Mitsubishi Electric Corporation | ||||||||
| 著者名 |
安藤, 秀樹
× 安藤, 秀樹
|
|||||||
| 著者名(英) |
Hideki, Ando
× Hideki, Ando
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 命令レベル並列性を利用してマイクロプロセッサの性能向上を図るためには、命令の投機的実行と最適なスケジューリングを、同時に実現する必要がある。本報告では、複数の制御フローにおける投機的な命令移動を可能にするアーキテクチャ上の支援を提案する。このアーキテクチャ上の支援は、コンパイラに広い命令移動のウィンドウと制限のない投機的命令移動の自由を与え、最適なスケジューリングを可能にする。本方式では、命令に制御依存のある分岐条件をプレディケートとして持たせ、投機的実行を制御する。投機的実行は、状態の書き換えと例外発生と言う2つの副作用を引き起こすが、本方式では、副作用をプレディケートと共にバッファすることにより、複数の制御フローにおける投機的状態の正しいコミットと投機的例外の適切な延期を実現する。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Both speculative execution and a good instruction schedule are required for microprocessor performance improvement through the effective exploitation of instruction-level parallelism. This report proposes an architectural support for speculative code motion in multiple control flows. Our architectural support allows the compiler to best schedule through a big scheduling window and unconstrained speculative code motion. Our architecture predicates an instruction with control-dependent branch conditions, and the predicate controls speculative execution. Speculative execution may cause two side effects: a machine state write and an exception. Our mechanism buffers the side effects along with their predicates. The bufferred predicate correctly commits the speculative state and appropriately postpones the speculative exception. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1994, 号 22(1993-ARC-105), p. 33-40, 発行日 1994-03-10 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
