WEKO3
アイテム
主記憶共有型ベクトル並列スーパコンピュータ向けLU分解アルゴリズムの高速化手法
https://ipsj.ixsq.nii.ac.jp/records/24235
https://ipsj.ixsq.nii.ac.jp/records/24235f5061fe6-0a13-430f-89b8-1597446c7c57
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1995 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1995-03-10 | |||||||
タイトル | ||||||||
タイトル | 主記憶共有型ベクトル並列スーパコンピュータ向けLU分解アルゴリズムの高速化手法 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Techniques to raise the performance of the LU decomposition algorithm on a shared memory vector parallel supercomputer | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
(株)日立製作所中央研究所 | ||||||||
著者所属 | ||||||||
(株)日立製作所中央研究所 | ||||||||
著者所属 | ||||||||
(株)日立製作所中央研究所 | ||||||||
著者所属 | ||||||||
(株)日立製作所中央研究所 | ||||||||
著者所属 | ||||||||
(株)日立製作所中央研究所 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Central Research Laboratory, Hitachi Ltd. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Central Research Laboratory, Hitachi Ltd. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Central Research Laboratory, Hitachi Ltd. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Central Research Laboratory, Hitachi Ltd. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Central Research Laboratory, Hitachi Ltd. | ||||||||
著者名 |
田中, 輝雄
× 田中, 輝雄
|
|||||||
著者名(英) |
Teruo, Tanaka
× Teruo, Tanaka
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 主記憶共有型ベクトル並列スーパコンピュータにおけるLU分解アルゴリズムによる密行列で表現される連立一次方程式の解法プログラムの高速化手法を検討した.ベクトル処理の高速化として多重ループ構造のループ展開手法を,また,並列処理の高速化として,Section型並列処理機構,Post/Waitライブラリを用いた並列制御処理時間の短縮および並列化適用範囲の拡大を行なった.その結果,主記憶共有型ベクトル並列スーパコンピュータS?3800を用いて,比較的小規模な1000元の行列サイズにおいても,シングルプロセサで6.54GFLOPS,4台のマルチプロセサで20.5GFLOPSの性能を実現した. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | We present techniques to raise the performance of a shared memory vector parallel supercomputer when solving dense systems of linear equations by LU decomposition. For vector processing, we have studied loop unrolling for multiple loops. For parallel processing, we have studied the reduction of the overhead of parallel processing control and the expansion of parallelized code when using two parallel control facilities. As a result, when solving a relatively small system of equations (order 1000), we have obtained sustained performance of 6.54 GFLOPS with a single processor and 20.5 GFLOPS with four processors on Hitachi's S-3800 shared memory vector parallel supercomputer. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 1994, 号 29(1994-ARC-111), p. 73-80, 発行日 1995-03-10 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |