レジスタ挿入バス方式による高速相互結合網

• Item type: SIG Technical Reports(1)
• 公開日: 1994-06-13
• タイトル: レジスタ挿入バス方式による高速相互結合網
• タイトル / 言語: en
• タイトル: A High Speed Register Insertion Bus Multicomputer Interconnection Network
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 徳島大学工学部知能情報工学科
• 著者所属: 徳島大学工学部知能情報工学科
• 著者所属(英): en
• 著者所属(英): Department of Information Science and Intelligent Systems, Faculty of Engineering, University of Tokushima.
• 著者所属(英): en
• 著者所属(英): Department of Information Science and Intelligent Systems, Faculty of Engineering, University of Tokushima.
• 著者名: FlavellAndrewC.; 高橋, 義造
• 著者名(英): Andrew, C.Flavell; Yoshizo, Takahashi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 相互結合網に関する多くの研究が行われているが，これは並列計算機の性能を左右する重要な要素であり，さらなる研究が必要である．本論文では調停時間とスケーラビリティに問題のある時分割バスを改良し，複数の単方向レジスタ挿入バスを用いてアダプティブルーティングを行う時間空間分割型ハイブリッド相互結合網を提案する．この結合網の性能をシミュレーションにより評価した結果，マルチプロセッサ用相互結合網として勝れた性質を持つことが確かめられた．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Although major advances have been made in improving the performance of interconnection networks for parallel multiprocessor systems, this area continues to be an active avenue of research due to the important role that the interconnection performance plays in determining the overall performance of a parallel computer system. In this paper we introduce the register insertion bus interconnection network which utilizes multiple, unidirectional, register insertion buses to provide a hybrd time/space division network. This structure overcomes the problems of slow arbitration speed and scalability of time division networks, while retaining their desirable characteristics. We also apply shortest queue output selection along with adaptive routing to more effectively utilize the bandwith of the interconnection network. The register insertion bus interconnection network is evaluated by simulation and is found to provide an effective model for the implementation of a multiprocessor interconnection network.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 1994, 号 50(1994-ARC-106), p. 57-64, 発行日 1994-06-13
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会