V++プロセッサにおける適応型再構成機能を活用した分岐処理方式

• Item type: SIG Technical Reports(1)
• 公開日: 1994-07-21
• タイトル: V++プロセッサにおける適応型再構成機能を活用した分岐処理方式
• タイトル / 言語: en
• タイトル: Branch Architecture of V++ Processor Utilizing the Facilities for Adaptive Restructuring
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 名古屋工業大学
• 著者所属: 名古屋工業大学
• 著者所属: 名古屋大学
• 著者所属: 名古屋工業大学
• 著者所属(英): en
• 著者所属(英): Nagoya Institute of Technology
• 著者所属(英): en
• 著者所属(英): Nagoya Institute of Technology
• 著者所属(英): en
• 著者所属(英): Nagoya University
• 著者所属(英): en
• 著者所属(英): Nagoya Institute of Technology
• 著者名: 金岡弘記; 高木, 浩光; 有田, 隆也; 川口, 喜三男
• 著者名(英): Hiroki, Kaneoka; Hiromitsu, Takagi; Takaya, Arita; Kimio, Kawaguchi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 細粒度並列性を効率的に抽出するVLIWプロセッサに対し、規定型再構成機能と適応型再構成機能を付加することにより、コード量の増大化と実行時間変動に対する弱さを解決するV++プロセッサをすでに提案している。本稿では、V++プロセッサにおける分岐命令の仕様やパイプライン構成を定めるとともに、2つの再構成機能を活用することにより、分岐処理方式と投機的実行が効率的に実現されることを示す。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: An extended model of VLIW (Very Long Instruction Word) architecture called V++ has been proposed. V++ processor has facilities for predetermined restructuring and adaptive restructuring. Therefore, V++ processer can reduce code size remarkably and become robust against dynamic variation in instruction latency. This paper describes the branch architecture utilizing both predetermined restructuring function and adaptive restructuring function, and shows the specifications of branch instructions.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 1994, 号 66(1994-ARC-107), p. 113-120, 発行日 1994-07-21
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会