WEKO3
アイテム
スーパースカラ方式とベクトル処理方式の比較 -主記憶アクセス特性に着目して-
https://ipsj.ixsq.nii.ac.jp/records/24131
https://ipsj.ixsq.nii.ac.jp/records/24131324d7838-2206-482d-9356-672261779623
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1995 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1995-08-23 | |||||||
タイトル | ||||||||
タイトル | スーパースカラ方式とベクトル処理方式の比較 -主記憶アクセス特性に着目して- | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Comparison of Memory Access between Superscalar and Vector Processing | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
日立製作所中央研究所 | ||||||||
著者所属 | ||||||||
日立製作所汎用コンピュータ事業部 | ||||||||
著者所属 | ||||||||
日立製作所中央研究所 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Central Research Lab. Hitachi, Ltd. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
General Purpose Computer Division, Hitachi, Ltd. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Central Research Lab. Hitachi, Ltd. | ||||||||
著者名 |
保田, 淑子
× 保田, 淑子
|
|||||||
著者名(英) |
Yoshiko, Yasuda
× Yoshiko, Yasuda
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 本稿では、演算器構成、主記憶構成が同一と仮定して、積和型および内積型にループ展開等の最適化を施した行列乗算コードを用いてベクトルプロセッサと主記憶をパイプライン化したスーパースカラ型プロセッサの主記憶アクセス特性を比較評価した。評価結果から、ベクトルプロセッサでは、積和型コードのように主記憶アドレスを連続参照する場合には、非常に高い主記憶アクセス性能が得られスーパースカラに比べて相当優位であるが、内積型コードのように主記憶アドレスを非連続参照する場合には、性能がより低下する。一方、スーパースカラはベクトルプロセッサに対して欠点はあるものの、積和型および内積型のどちらのコードに対しても主記憶アドレスを非連続に参照し同様な主記憶アクセス性能が得られ、汎用的であることを確認した。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | We make a comparative evaluation of the memory accesses of vector and superscalar processor whose memory accesses are pipelined. In this evaluation, we assume that the configuration of arithmetic units and main memory are the same, and used the most suitable code for each architecture by applying optimizations like loop unrolling. We have found that vector processor achieves higher performance in multiply-add accumulation because of sequential memory access. On the other hand, for inner product, both processors perform stride accesses. Despite the disadvantage of the superscalar processor on multiply-add accumulation, given that both architectures yield similar performances, we conclude that the superscalar processor is general purpose. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 1995, 号 80(1995-ARC-113), p. 233-240, 発行日 1995-08-23 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |