WEKO3
アイテム
命令再構成型VLIWプロセッサV++における2つの再構成機能の評価
https://ipsj.ixsq.nii.ac.jp/records/24109
https://ipsj.ixsq.nii.ac.jp/records/2410990adaede-afb4-44be-9514-5829cf71f5d6
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC95113008.pdf (794.7 kB)
|
Copyright (c) 1995 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1995-08-23 | |||||||
| タイトル | ||||||||
| タイトル | 命令再構成型VLIWプロセッサV++における2つの再構成機能の評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Evaluation of two Instruction - Restructuring Mechanisms Adopted in V++ Processor Architecture | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 名古屋工業大学 | ||||||||
| 著者所属 | ||||||||
| 名古屋工業大学 | ||||||||
| 著者所属 | ||||||||
| 名古屋大学 | ||||||||
| 著者所属 | ||||||||
| 名古屋工業大学 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Nagoya Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Nagoya Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Nagoya University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Nagoya Institute of Technology | ||||||||
| 著者名 |
金岡弘記
× 金岡弘記
|
|||||||
| 著者名(英) |
Hiroki, Kaneoka
× Hiroki, Kaneoka
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 細粒度並列性を効率的に抽出するVLIWプロセッサに対し、規定型再構成機能と適応型再構成機能を付加することにより、コード量の増大化と実行時間変動に対する弱さを解決する細粒度並列プロセッサアーキテクチャであるV++プロセッサを研究中である。本稿では、V++プロセッサにおける2つの再構成機能を活用するアーキテクチャの詳細を検討するとともに、ベンチマークプログラムを使ったシミュレーションをさまざまな角度から行ない、その結果に基づいて議論する。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | An extended model of VLIW (Very Long Instruction Word) architecture called V++ has been proposed. V++ processor has facilities for predetermined restructring and adaptive restructuring. Therefore, V++ processer can reduce code size remarkably and become robust against dynamic variation in instruction latency. This paper describes the branch architecture utilizing both predetermined restructuring function and adaptive restructuring function, and evaluates the architechture based on the results of simulations using some benchmark programs. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1995, 号 80(1995-ARC-113), p. 57-64, 発行日 1995-08-23 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
